數(shù)字邏輯電路分析與設(shè)計(jì)教程

數(shù)字電路分析與設(shè)計(jì)是高等院校電子信息類專業(yè)必修的一門專業(yè)技術(shù)基礎(chǔ)課，主要介紹數(shù)字系統(tǒng)的基礎(chǔ)知識(shí)及應(yīng)用數(shù)字電路來對(duì)數(shù)字系統(tǒng)進(jìn)行分析和設(shè)計(jì)的基本理論與方法。

數(shù)字電子技術(shù)是當(dāng)前發(fā)展最快的學(xué)科之一。隨著集成電路工藝的不斷發(fā)展，數(shù)字集成器件已經(jīng)經(jīng)歷了從傳統(tǒng)的小規(guī)模集成電路到中大規(guī)模、超大規(guī)模集成電路的發(fā)展過程，特別是可編程邏輯器件的出現(xiàn)，為數(shù)字電路設(shè)計(jì)提供了更完善、更方便的器件。相應(yīng)地，數(shù)字電路的設(shè)計(jì)過程和設(shè)計(jì)方法也在不斷發(fā)展，因此對(duì)數(shù)字電路分析與設(shè)計(jì)課程的教學(xué)內(nèi)容、教學(xué)方法、教學(xué)手段以及教材也提出了新的要求。

本書在編寫過程中，以"保證基礎(chǔ)，突出重點(diǎn)，面向更新，聯(lián)系實(shí)際"為原則，注重培養(yǎng)學(xué)生分析問題、解決問題的能力。在確?；纠碚?、基本概念、基本方法的教學(xué)前提下，力求反映當(dāng)前數(shù)字電子技術(shù)的新發(fā)展，介紹目前普遍應(yīng)用的新器件、新技術(shù)和新方法。另外，為了方便讀者學(xué)習(xí)，在每章后面附有習(xí)題，其中部分習(xí)題有一定的深度，以幫助學(xué)生在深入掌握課程內(nèi)容的基礎(chǔ)上擴(kuò)展知識(shí)。

通過本書的學(xué)習(xí)，讀者可掌握數(shù)字電路的基本原理和分析和設(shè)計(jì)方法，能對(duì)常見的集成電路進(jìn)行分析、設(shè)計(jì)和應(yīng)用; 可初步掌握可編程邏輯器件的電路結(jié)構(gòu)特點(diǎn)、工作原理，能用可編程邏輯器件進(jìn)行電路設(shè)計(jì); 可掌握硬件描述語言VHDL的基本知識(shí)并用它來設(shè)計(jì)數(shù)字系統(tǒng)硬件電路。

本書共8章，由熊小君老師、馬然老師、王旭智老師、朱雯君老師和薛雷老師編寫，熊小君老師擔(dān)任主編。

由于編者水平有限，書中難免有錯(cuò)誤和不妥之處，懇請(qǐng)讀者批評(píng)指正。

編者2012年8月

第1章數(shù)字電路基礎(chǔ)

1.1數(shù)字信號(hào)與數(shù)字電路

1.1.1數(shù)字信號(hào)

1.1.2數(shù)字電路

1.2數(shù)值

1.2.1各種進(jìn)制的表示

1.2.2各種進(jìn)制之間的轉(zhuǎn)換

1.3二值編碼

1.3.1帶符號(hào)數(shù)的表示

1.3.2常用的二?十進(jìn)制碼

1.3.3n位十進(jìn)制數(shù)的BCD碼表示及8421 BCD碼的加/減法

1.4邏輯關(guān)系

1.4.1基本邏輯關(guān)系

1.4.2復(fù)合邏輯關(guān)系

1.5邏輯關(guān)系與數(shù)字電路

習(xí)題1

第2章邏輯函數(shù)與組合電路基礎(chǔ)

2.1邏輯代數(shù)

2.1.1邏輯代數(shù)的基本公式

2.1.2邏輯代數(shù)的基本規(guī)則

2.1.3邏輯函數(shù)的公式法化簡(jiǎn)

2.2邏輯函數(shù)的標(biāo)準(zhǔn)形式

2.2.1最小項(xiàng)與最小項(xiàng)表達(dá)式

2.2.2最大項(xiàng)與最大項(xiàng)表達(dá)式

2.2.3最小項(xiàng)與最大項(xiàng)的關(guān)系

2.3卡諾圖及其化簡(jiǎn)

2.3.1卡諾圖

2.3.2邏輯函數(shù)與卡諾圖

2.3.3用卡諾圖化簡(jiǎn)邏輯函數(shù)

2.3.4對(duì)具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)

2.4組合電路的設(shè)計(jì)基礎(chǔ)

2.4.1編碼器的設(shè)計(jì)

2.4.2譯碼器的設(shè)計(jì)

2.4.3數(shù)據(jù)選擇器的設(shè)計(jì)

2.4.4數(shù)值比較器的設(shè)計(jì)

2.4.52位加法器的設(shè)計(jì)

習(xí)題2

第3章組合邏輯電路設(shè)計(jì)

3.1集成邏輯電路的電氣特性

3.1.1集成電路的主要電氣指標(biāo)

3.1.2邏輯電路的輸出結(jié)構(gòu)

3.1.3芯片使用中注意的問題

3.1.4正、負(fù)邏輯極性

3.1.5常用門電路

3.2常用組合邏輯模塊

3.2.14位并行加法器

3.2.2數(shù)值比較器

3.2.3譯碼器

3.2.4數(shù)據(jù)選擇器

3.2.5總線收發(fā)器

3.3應(yīng)用實(shí)例

3.4險(xiǎn)象與競(jìng)爭(zhēng)

3.4.1險(xiǎn)象的分類

3.4.2不考慮延遲時(shí)的電路輸出

3.4.3邏輯險(xiǎn)象及其消除

3.4.4功能險(xiǎn)象

3.4.5動(dòng)態(tài)險(xiǎn)象

習(xí)題3

第4章時(shí)序電路基礎(chǔ)

4.1集成觸發(fā)器

4.1.1基本RS觸發(fā)器

4.1.2鐘控RS觸發(fā)器

4.1.3D觸發(fā)器

4.1.4JK觸發(fā)器

4.2觸發(fā)器的應(yīng)用

4.2.1D觸發(fā)器的應(yīng)用

4.2.2JK觸發(fā)器的應(yīng)用

4.2.3異步計(jì)數(shù)器

4.3同步時(shí)序邏輯電路

4.3.1時(shí)序邏輯電路的基本概念

4.3.2米里型電路的分析舉例

4.3.3莫爾型電路分析舉例

4.3.4自啟動(dòng)

4.4集成計(jì)數(shù)器及其應(yīng)用

4.4.1集成計(jì)數(shù)器

4.4.2任意模計(jì)數(shù)器

4.4.3計(jì)數(shù)器的擴(kuò)展

4.4.4集成計(jì)數(shù)器應(yīng)用舉例

4.5集成移位寄存器及其應(yīng)用

4.5.1集成移位寄存器

4.5.2移位型計(jì)數(shù)器

4.5.3移位寄存器在數(shù)據(jù)轉(zhuǎn)換中的應(yīng)用

習(xí)題4

第5章同步時(shí)序電路和數(shù)字系統(tǒng)設(shè)計(jì)

5.1同步時(shí)序電路的基本設(shè)計(jì)方法

5.1.1原始狀態(tài)圖和狀態(tài)表的建立

5.1.2用觸發(fā)器實(shí)現(xiàn)狀態(tài)分配

5.1.3導(dǎo)出觸發(fā)器的激勵(lì)方程和輸出方程

5.2用"觸發(fā)器組合狀態(tài)法"設(shè)計(jì)同步時(shí)序邏輯電路

5.2.1寫出編碼狀態(tài)表

5.2.2化簡(jiǎn)觸發(fā)器激勵(lì)函數(shù)的卡諾圖

5.2.3畫出邏輯圖

5.3用"觸發(fā)器直接狀態(tài)法"設(shè)計(jì)同步時(shí)序邏輯電路

5.3.1觸發(fā)器狀態(tài)的直接分配

5.3.2做出邏輯次態(tài)表

5.3.3導(dǎo)出各觸發(fā)器的激勵(lì)方程和電路的輸出方程

5.3.4畫出邏輯圖

5.4同步時(shí)序電路中的時(shí)鐘偏移

5.4.1時(shí)鐘偏移現(xiàn)象

5.4.2時(shí)鐘偏移的后果

5.4.3防止時(shí)鐘偏移的方法

習(xí)題5

第6章集成ADC和DAC的基本原理與結(jié)構(gòu)

6.1集成數(shù)模轉(zhuǎn)換器

6.1.1二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC

6.1.2二進(jìn)制T形電阻網(wǎng)絡(luò)DAC

6.2DAC的主要技術(shù)參數(shù)

6.2.1最小輸出電壓和滿量程輸出電壓

6.2.2分辨率

6.2.3轉(zhuǎn)換誤差和產(chǎn)生原因

6.2.4DAC的建立時(shí)間

6.3集成模數(shù)轉(zhuǎn)換器

6.3.1ADC的處理過程

6.3.2并行型 ADC

6.3.3逐次比較逼近型ADC

6.3.4雙積分型ADC

6.4ADC的主要技術(shù)參數(shù)

習(xí)題6

第7章可編程邏輯器件及其應(yīng)用基礎(chǔ)

7.1PLD的基本原理

7.1.1PLD的基本組成

7.1.2PLD的編程和陣列結(jié)構(gòu)

7.1.3PLD的邏輯符號(hào)

7.2只讀存儲(chǔ)器

7.2.1ROM的組成原理

7.2.2ROM在組合邏輯設(shè)計(jì)中的應(yīng)用

7.3可編程邏輯陣列

7.3.1組合邏輯PLA電路

7.3.2時(shí)序邏輯PLA電路

習(xí)題7

第8章硬件描述語言基礎(chǔ)

8.1硬件描述語言概述

8.2VHDL語言描述數(shù)字系統(tǒng)的基本方法

8.2.1VHDL庫(kù)和包

8.2.2實(shí)體描述語句

8.2.3結(jié)構(gòu)體描述

8.3VHDL中的賦值、判斷和循環(huán)語句

8.3.1信號(hào)和變量的賦值語句

8.3.2IF?ELSE語句

8.3.3CASE語句

8.3.4LOOP語句

8.3.5NEXT、EXIT語句

8.4進(jìn)程語句

8.5VHDL設(shè)計(jì)組合邏輯電路舉例

8.6VHDL設(shè)計(jì)時(shí)序邏輯電路舉例

8.6.1時(shí)鐘信號(hào)的描述

8.6.2觸發(fā)器的同步和非同步復(fù)位的描述

習(xí)題8

主要參考文獻(xiàn)

作者:熊小君 馬然 王旭智 薛雷

圖書詳細(xì)信息:

ISBN:9787302288015

定價(jià):23元

印次:1-1

裝幀:平裝

印刷日期:2012-8-24