書????名 | 自動閉塞區(qū)間繼電式邏輯檢查電路 | 作????者 | 《自動閉塞區(qū)間繼電式邏輯檢查電路》編委會 |
---|---|---|---|
ISBN | 9787113262303 | 頁????數(shù) | 62頁 |
定????價 | 24元 | 出版社 | 中國鐵道出版社有限公司 |
出版時間 | 2019年11月 | 裝????幀 | 平裝 |
開????本 | 16開 |
第一章 概述
第一節(jié) 適用范圍及技術(shù)要求
第二節(jié) 繼電式邏輯檢查狀態(tài)
第三節(jié) 繼電式邏輯檢查的防護(hù)功能不適用情況
第四節(jié) 操作原則
復(fù)習(xí)思考題
第二章 電路設(shè)計
第一節(jié) 新增設(shè)備及電路圖
第二節(jié) 修改后的采集電路
第三節(jié) 設(shè)備名稱及說明
復(fù)習(xí)思考題
第三章 各種場景電路工作原理
第一節(jié) 區(qū)間正方向行車
第二節(jié) 列車憑正常信號正向發(fā)車
第三節(jié) 列車憑允許信號正方向進(jìn)站
第四節(jié) 列車占用丟失
第五節(jié) 特殊場景
復(fù)習(xí)思考題
第四章 接口電路
第一節(jié) 電碼化電路分析
第二節(jié) 進(jìn)站口設(shè)備接口電路分析
復(fù)習(xí)思考題
第五章 設(shè)備聯(lián)鎖試驗
第一節(jié) 模擬軌道電路故障恢復(fù)狀態(tài)試驗步驟及方法
第二節(jié) 模擬單機(jī)正常運行試驗步驟及方法
第三節(jié) 模擬長列車運行試驗步驟及方法
附錄 區(qū)間占用邏輯檢查報警時的行車處置
參考文獻(xiàn)2100433B
《自動閉塞區(qū)間繼電式邏輯檢查電路》詳細(xì)分析了自動閉塞區(qū)間繼電式邏輯檢查電路,分為五章,主要內(nèi)容包括:電路設(shè)計說明、各種場景電路原理講解、接口電路、設(shè)備聯(lián)鎖試驗。
《自動閉塞區(qū)間繼電式邏輯檢查電路》可用作現(xiàn)場鐵路信號職工培訓(xùn),也可供相關(guān)從業(yè)人員自學(xué)參考 "
JK觸發(fā)器的狀態(tài)方程:Qn+1=JQn`+K`Qn,J1=K1=1,代入后Q1n+1=Qn`J2=Q1nQ3`,K2=Q1n,代入后Q2n+1=Q1nQ3`Q2n`+Q1n`Q2J3=Q1nQ2n,K...
這個是不能減小的,即使你電阻加的再大,因為二極管的特性是只要兩端壓差高于0.7就導(dǎo)通, 你可以把電阻跟5V當(dāng)一個整體看,至于你第二個問題這很明顯啊, 因為A才0.3V A肯定先通啊,A通了 后F點電壓...
1、分析圖4-77所示的電路的邏輯功能,寫出Y1、Y2的邏輯函數(shù)式,列出真值表,指出電路完成什么邏輯功能。
Y1=ABC+(A+B+C)Y2`Y2=AB+AC+BC電路功能是三人表決器。兩人以上通過,Y2=1;Y1是進(jìn)一步表示細(xì)節(jié),全部通過和只有一人通過,Y1=1。結(jié)合Y1、Y2的結(jié)果:Y1=0,Y2=0,...
格式:pdf
大?。?span id="e77pgqi" class="single-tag-height">284KB
頁數(shù): 4頁
評分: 4.6
為保證自動閉塞設(shè)備故障情況下的行車安全,減少對行車的影響,設(shè)計了自動閉塞方向電路冗余半自閉塞電路。介紹了該電路的設(shè)計原理、改進(jìn)方案及推廣應(yīng)用前景。
格式:pdf
大?。?span id="iupgr5v" class="single-tag-height">284KB
頁數(shù): 2頁
評分: 4.7
內(nèi) 容 簡 介
本書是"鐵路信號工問答"第四冊的修訂第二版,共
83題包括半自動閉塞的基本知識、64型繼電半自動閉
塞設(shè)備的電路原理,設(shè)備的檢查、試驗、安裝和故障處
理。內(nèi)容較第一版有所增加并按最近公布的定型電路進(jìn)
行了修訂,補充了修改后的事故按鈕使用辦法以適應(yīng)現(xiàn)
場設(shè)備發(fā)展的需要。
本書主要是供鐵路信號工學(xué)習(xí)參考。
邏輯電路是執(zhí)行基本邏輯操作的電路,它們在電子數(shù)字計算機(jī)中被大量運用。這些基本的邏輯操作是"與"、"或"、"非"以及由它們組成的復(fù)合動作。邏輯電路按其工作性質(zhì)可分為組合電路和時序電路兩大類。
任何時刻輸出信號的邏輯狀態(tài)僅取決于該時刻輸入信號的邏輯狀態(tài),而與輸入信號和輸出信號過去狀態(tài)無關(guān)的邏輯電路。由于組合邏輯電路的輸出邏輯狀態(tài)與電路的歷史情況無關(guān),所以它的電路中不包含記憶性電路或器件。門電路是組合邏輯電路的基本單元。當(dāng)前組合邏輯電路都已制成標(biāo)準(zhǔn)化、系列化的中、大規(guī)模集成電路可供選用。
任何時刻的輸出狀態(tài)不僅與該時刻的輸入有關(guān),而且還與電路歷史狀態(tài)有關(guān)的一種數(shù)字邏輯電路。時序邏輯電路具有記憶輸入信息的功能,由于它的引入使得數(shù)字系統(tǒng)的應(yīng)用大大增強(qiáng)。常用的有計數(shù)器、寄存器和脈沖順序分配器等。
也可以按照原件對邏輯電路進(jìn)行分類,例如:電阻-晶體管邏輯電路、二極管-晶體管邏輯電路、發(fā)射極功能邏輯電路、發(fā)射極耦合邏輯電路、高閾值邏輯電路、集成注入邏輯電路、晶體管-晶體管邏輯電路。
邏輯門是在集成電路上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進(jìn)制當(dāng)中的1和0,從而實現(xiàn)邏輯運算。常見的邏輯門包括“與”閘,“或”閘,“非”閘,“異或”閘(也稱:互斥或)等等。
邏輯門是組成數(shù)字系統(tǒng)的基本結(jié)構(gòu),通常組合使用實現(xiàn)更為復(fù)雜的邏輯運算。一些廠商通過邏輯門的組合生產(chǎn)一些實用、小型、集成的產(chǎn)品,例如可編程邏輯器件等。