一般步驟:
(1) 由實(shí)際邏輯問(wèn)題列出真值表;
(2) 由真值表寫(xiě)出邏輯表達(dá)式;
(3) 化簡(jiǎn)、變換輸出邏輯表達(dá)式;
(4) 畫(huà)出邏輯圖。
在asic設(shè)計(jì)和pld設(shè)計(jì)中組合邏輯電路設(shè)計(jì)的最簡(jiǎn)化是很重要的,在設(shè)計(jì)時(shí)常要求用最少的邏輯門(mén)或?qū)Ь€實(shí)現(xiàn)。在asic設(shè)計(jì)和pld設(shè)計(jì)中需要處理大量的約束項(xiàng),值為1或0的項(xiàng)卻是有限的,提出組合邏輯電路設(shè)計(jì)的一種新方法。
與邏輯表示只有在決定事物結(jié)果的全部條件具備時(shí),結(jié)果才發(fā)生。輸出變量為1的某個(gè)組合的所有因子的與表示輸出變量為1的這個(gè)組合出現(xiàn)、所有輸出變量為0的組合均不出現(xiàn),因而可以表示輸出變量為1的這個(gè)組合。 組合邏輯電路的分析分以下幾個(gè)步驟:
(1)有給定的邏輯電路圖,寫(xiě)出輸出端的邏輯表達(dá)式;
(2)列出真值表;
(3)通過(guò)真值表概括出邏輯功能,看原電路是不是最理想,若不是,則對(duì)其進(jìn)行改進(jìn)。
組合邏輯電路是指在任何時(shí)刻,輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合,而與電路以前狀態(tài)無(wú)關(guān),而與其他時(shí)間的狀態(tài)無(wú)關(guān)。其邏輯函數(shù)如下:
Li=f(A1,A2,A3……An) (i=1,2,3…m)
其中,A1~An為輸入變量,Li為輸出變量。
組合邏輯電路的特點(diǎn)歸納如下:
① 輸入、輸出之間沒(méi)有返饋延遲通道;
② 電路中無(wú)記憶單元。
對(duì)于第一個(gè)邏輯表達(dá)公式或邏輯電路,其真值表可以是惟一的,但其對(duì)應(yīng)的邏輯電路或邏輯表達(dá)式可能有多種實(shí)現(xiàn)形式,所以,一個(gè)特定的邏輯問(wèn)題,其對(duì)應(yīng)的真值表是惟一的,但實(shí)現(xiàn)它的邏輯電路是多種多樣的。在實(shí)際設(shè)計(jì)工作中,如果由于某些原因無(wú)法獲得某些門(mén)電路,可以通過(guò)變換邏輯表達(dá)式變電路,從而能使用其他器件來(lái)代替該器件。同時(shí),為了使邏輯電路的設(shè)計(jì)更簡(jiǎn)潔,通過(guò)各方法對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)是必要的。組合電路可用一組邏輯表達(dá)式來(lái)描述。設(shè)計(jì)組合電路直就是實(shí)現(xiàn)邏輯表達(dá)式。要求在滿(mǎn)足邏輯功能和技術(shù)要求基礎(chǔ)上,力求使電路簡(jiǎn)單、經(jīng)濟(jì)、可靠、實(shí)現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的,可采用基本門(mén)電路,也可采用中、大規(guī)模集成電路。其一般設(shè)計(jì)步驟為:
① 分析設(shè)計(jì)要求,列真值表;
② 進(jìn)行邏輯和必要變換。得出所需要的最簡(jiǎn)邏輯表達(dá)式;
③ 畫(huà)邏輯圖。
這個(gè)是不能減小的,即使你電阻加的再大,因?yàn)槎O管的特性是只要兩端壓差高于0.7就導(dǎo)通, 你可以把電阻跟5V當(dāng)一個(gè)整體看,至于你第二個(gè)問(wèn)題這很明顯啊, 因?yàn)锳才0.3V A肯定先通啊,A通了 后F點(diǎn)電壓...
兩組燈電路結(jié)構(gòu)一模一樣的話(huà),就是壞了,電路問(wèn)題,燈問(wèn)題;如果電路結(jié)構(gòu)是串聯(lián)的并聯(lián)的不一樣,或者燈色不一樣(開(kāi)啟電壓不一樣),也會(huì)出現(xiàn)此現(xiàn)象,認(rèn)真看看什么情況;
如果題目不限制使用的邏輯門(mén)類(lèi)型,就很容易。Y=AB+AC+BC三個(gè)二輸入端與門(mén),輸出接入一個(gè)三輸入端或門(mén)。http://zhidao.baidu.com/question/489247413.html...
組合邏輯電路運(yùn)算單元
在數(shù)字系統(tǒng)中算術(shù)運(yùn)算都是利用加法進(jìn)行的,因此加法器是數(shù)字系統(tǒng)中最基本的運(yùn)算單元。由于二進(jìn)制運(yùn)算可以用邏輯運(yùn)算來(lái)表示,因此可以用邏輯設(shè)計(jì)的方法來(lái)設(shè)計(jì)運(yùn)算電路。加法在數(shù)字系統(tǒng)中分為全加和半加,所以加法器也分為全加器和半加器。
半加器不考慮低位向本位的進(jìn)位,因此它有兩個(gè)輸入端和兩個(gè)輸出端。
設(shè)加數(shù)(輸入端)為A、B ;和為S ;向高位的進(jìn)位為Ci+1
函數(shù)的邏輯表達(dá)式為: S=AB+AB ; Ci+1=AB+1
由于全加器考慮低位向高位的進(jìn)位,所以它有三個(gè)輸入端和兩個(gè)輸出端。 設(shè)輸入變量為(加數(shù))A、B、 Ci-1,輸出變量為 S、 Ci+1
函數(shù)的邏輯表達(dá)式為:S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1
Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =(AB)Ci-1+AB
因?yàn)榧臃ㄆ魇菙?shù)字系統(tǒng)中最基本的邏輯器件,所以它的應(yīng)用很廣。它可用于二進(jìn)制的減法運(yùn)算、乘法運(yùn)算,BCD碼的加、減法,碼組變換,數(shù)碼比較等。
組合邏輯電路編碼譯碼
指定二進(jìn)制代碼代表特定的信號(hào)的過(guò)程就叫編碼。把某一組二進(jìn)制代碼的特定含義譯出的過(guò)程叫譯碼。 (1)編碼器 因?yàn)閚位二進(jìn)制數(shù)碼有2^n種狀態(tài),所以它可代表2^n組信息。人們?cè)诰幋a過(guò)程中一般是采用編碼矩陣和編碼表,編碼矩陣就是在卡諾圖上指定每一方格代表某一自然數(shù),把這些自然數(shù)填入相應(yīng)的方格。
譯碼器 編碼的逆過(guò)程就是譯碼。 譯碼就是把代 碼譯為一定的輸出信號(hào),以表示它的原意。實(shí)現(xiàn)譯碼的電路就是譯碼器。譯碼器可分為二進(jìn)制譯碼器、十進(jìn)制譯碼器、集成譯碼器和數(shù)字顯示譯碼驅(qū)動(dòng)電路。其中二進(jìn)制譯碼器是一種最簡(jiǎn)單的變量譯碼器,它的輸出端全是最小項(xiàng)。
組合邏輯電路選擇器
數(shù)據(jù)選擇器 它就是從多個(gè)輸入端中選擇一路輸出,它相當(dāng)于一個(gè)多路開(kāi)關(guān)。常用的有二選一,四選一,八選一和十六選一,若需更多則由上述擴(kuò)展。
多路分配器的功能是把輸入數(shù)據(jù)分配給不同的通道上,相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)。
格式:pdf
大小:203KB
頁(yè)數(shù): 1頁(yè)
評(píng)分: 4.4
Multisim9軟件是專(zhuān)門(mén)用于電子電路仿真與設(shè)計(jì)的EDA軟件,本文將設(shè)計(jì)一個(gè)舉重裁判表決電路的組合電路實(shí)例應(yīng)用到EDA中,將理論教學(xué)與EDA技術(shù)的結(jié)合在一起,為學(xué)習(xí)數(shù)字電子技術(shù)的理論知識(shí)拓展了空間。
格式:pdf
大小:203KB
頁(yè)數(shù): 3頁(yè)
評(píng)分: 4.7
采用任務(wù)驅(qū)動(dòng)法進(jìn)行教學(xué),通過(guò)任務(wù)創(chuàng)建、分析、問(wèn)題引領(lǐng)進(jìn)行電路設(shè)計(jì)任務(wù),通過(guò)用Multisim12.0創(chuàng)建測(cè)試電路并進(jìn)行仿真,結(jié)合用數(shù)字實(shí)驗(yàn)箱動(dòng)手連線驗(yàn)證,提高了學(xué)生學(xué)習(xí)興趣,培養(yǎng)學(xué)生的創(chuàng)新意識(shí).
13.1重點(diǎn)內(nèi)容提要
13.2重點(diǎn)知識(shí)結(jié)構(gòu)圖
13.3考點(diǎn)及常見(jiàn)題型精解
13.4練習(xí)與思考題解答
13.5課后習(xí)題全解
13.6學(xué)習(xí)效果測(cè)試及答案
前言
書(shū)中的符號(hào)及其說(shuō)明
第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字邏輯基礎(chǔ)
1.2 邏輯函數(shù)及其表示方法
1.3 邏輯代數(shù)的基本定律和規(guī)則
1.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式和卡諾圖
1.5 邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
自我測(cè)試題
習(xí)題
第2章 集成邏輯門(mén)
2.1 TTL集成邏輯門(mén)
2.2 CMOS集成邏輯門(mén)
本章小結(jié)
自我測(cè)試題
習(xí)題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設(shè)計(jì)
3.3 常用MSI組合邏輯器件及其應(yīng)用
本章小結(jié)
自我測(cè)試題
習(xí)題
第4章 集成觸發(fā)器
4.1 觸發(fā)器的性質(zhì)及功能
4.2 觸發(fā)器的觸發(fā)方式以及電路結(jié)構(gòu)
本章小結(jié)
自我測(cè)試題
習(xí)題
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路的分析
5.2 同步時(shí)序邏輯電路的設(shè)計(jì)
5.3 常用中規(guī)模時(shí)序邏輯部件及其應(yīng)用
本章小結(jié)
自我測(cè)試題
習(xí)題
本章附錄
第6章 脈沖信號(hào)的產(chǎn)生和整形電路
……
第7章 D/A和A/D轉(zhuǎn)換器
第8章 半導(dǎo)體存儲(chǔ)順及可編程邏輯器件
附錄1 自我測(cè)試題答案
附錄2 模擬試題
參考文獻(xiàn)2100433B
序
第一章 組合邏輯電路
第一節(jié) 邏輯門(mén)電路
一、基本邏輯門(mén)電路
二、集成邏輯門(mén)電路
技能訓(xùn)練1 TIL與非門(mén)的測(cè)試
第二節(jié) 邏輯代數(shù)
一、邏輯代數(shù)的基本運(yùn)算規(guī)則和定律
二、邏輯函數(shù)的化簡(jiǎn)
技能訓(xùn)練2 數(shù)字比較器電路的安裝與測(cè)試
第三節(jié) 組合邏輯電路的分析與設(shè)計(jì)
一、組合邏輯電路的分析
二、組合邏輯電路的設(shè)計(jì)
技能訓(xùn)練3 三人表決器電路的安裝與測(cè)試
第四節(jié) 加法器
一、常用數(shù)制及其轉(zhuǎn)換
二、半加器
三、全加器
技能訓(xùn)練4 半加器和全加器邏輯電路的安裝與測(cè)試
第五節(jié) 編碼器和譯碼器
一、編碼器
二、譯碼器
技能訓(xùn)練5 編碼、譯碼及顯示電路的安裝與測(cè)試
本章小結(jié)
復(fù)習(xí)思考題
第二章 觸發(fā)器
第一節(jié) RS觸發(fā)器
一、基本RS觸發(fā)器
二、同步RS觸發(fā)器
技能訓(xùn)練6 基本RS觸發(fā)器的組裝與測(cè)試
第二節(jié) 3K觸發(fā)器
一、主從JK觸發(fā)器
二、邊沿JK觸發(fā)器
技能訓(xùn)練7 JK觸發(fā)器的應(yīng)用與調(diào)試
第三節(jié) D觸發(fā)器和T觸發(fā)器
一、維持阻塞D觸發(fā)器
二、主從D觸發(fā)器
三、T觸發(fā)器和T觸發(fā)器
技能訓(xùn)練8 D觸發(fā)器、T觸發(fā)器和T觸發(fā)器的測(cè)試
本章小結(jié)
復(fù)習(xí)思考題
第三章 時(shí)序邏輯電路
第一節(jié) 寄存器
一、數(shù)碼寄存器
二、移位寄存器
技能訓(xùn)練9 移位寄存器及其應(yīng)用
第二節(jié) 計(jì)數(shù)器
一、二進(jìn)制計(jì)數(shù)器
二、十進(jìn)制計(jì)數(shù)器
三、N進(jìn)制計(jì)數(shù)器
技能訓(xùn)練10 六十進(jìn)制遞增計(jì)數(shù)器電路的安裝與測(cè)試
本章小結(jié)
復(fù)習(xí)思考題
第四章 脈沖信號(hào)的產(chǎn)生與轉(zhuǎn)換
第一節(jié) 單穩(wěn)態(tài)觸發(fā)器和振蕩器
一、門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
二、多諧振蕩器
技能訓(xùn)練11 可觸發(fā)的脈沖發(fā)生器電路的安裝與測(cè)試
第二節(jié) 施密特觸發(fā)器
一、集成門(mén)電路構(gòu)成的施密特電路
二、集成施密特觸發(fā)器
三、施密特觸發(fā)器的應(yīng)用
技能訓(xùn)練12 單個(gè)脈沖發(fā)生器電路的安裝與測(cè)試
第三節(jié) 555定時(shí)器及其應(yīng)用
一、555集成定時(shí)器
二、555定時(shí)器的應(yīng)用
技能訓(xùn)練13 門(mén)鈴電路的安裝與測(cè)試
本章小結(jié)
復(fù)習(xí)思考題
……
第五章 模/數(shù)(A/D)轉(zhuǎn)換及數(shù)/模(D/A)轉(zhuǎn)換電路
參考文獻(xiàn)