I2C總線

SDA（串行數(shù)據(jù)線）和SCL（串行時(shí)鐘線）都是雙向I/O線，接口電路為開漏輸出。需通過(guò)上拉電阻接電源VCC。當(dāng)總線空閑時(shí)，兩根線都是高電平，連接總線的外同器件都是CMOS器件，輸出級(jí)也是開漏電路。在總線上消耗的電流很小，因此，總線上擴(kuò)展的器件數(shù)量主要由電容負(fù)載來(lái)決定，因?yàn)槊總€(gè)器件的總線接口都有一定的等效電容。而線路中電容會(huì)影響總線傳輸速度。當(dāng)電容過(guò)大時(shí)，有可能造成傳輸錯(cuò)誤。所以，其負(fù)載能力為400pF，因此可以估算出總線允許長(zhǎng)度和所接器件數(shù)量。

主器件用于啟動(dòng)總線傳送數(shù)據(jù)，并產(chǎn)生時(shí)鐘以開放傳送的器件，此時(shí)任何被尋址的器件均被認(rèn)為是從器件。在總線上主和從、發(fā)和收的關(guān)系不是恒定的，而取決于此時(shí)數(shù)據(jù)傳送方向。如果主機(jī)要發(fā)送數(shù)據(jù)給從器件，則主機(jī)首先尋址從器件，然后主動(dòng)發(fā)送數(shù)據(jù)至從器件，最后由主機(jī)終止數(shù)據(jù)傳送；如果主機(jī)要接收從器件的數(shù)據(jù)，首先由主器件尋址從器件。然后主機(jī)接收從器件發(fā)送的數(shù)據(jù)，最后由主機(jī)終止接收過(guò)程。在這種情況下。主機(jī)負(fù)責(zé)產(chǎn)生定時(shí)時(shí)鐘和終止數(shù)據(jù)傳送。

I2C總線特點(diǎn)可以概括如下：

(1)在硬件上，I2C總線只需要一根數(shù)據(jù)線和一根時(shí)鐘線兩根線，總線接口已經(jīng)集成在芯片內(nèi)部，不需要特殊的接口電路，而且片上接口電路的濾波器可以濾去總線數(shù)據(jù)上的毛刺。因此I2C總線簡(jiǎn)化了硬件電路PCB布線，降低了系統(tǒng)成本，提高了系統(tǒng)可靠性。因?yàn)镮2C芯片除了這兩根線和少量中斷線，與系統(tǒng)再?zèng)]有連接的線，用戶常用IC可以很容易形成標(biāo)準(zhǔn)化和模塊化，便于重復(fù)利用。

(2)I2C總線是一個(gè)真正的多主機(jī)總線，如果兩個(gè)或多個(gè)主機(jī)同時(shí)初始化數(shù)據(jù)傳輸，可以通過(guò)沖突檢測(cè)和仲裁防止數(shù)據(jù)破壞，每個(gè)連接到總線上的器件都有唯一的地址，任何器件既可以作為主機(jī)也可以作為從機(jī)，但同一時(shí)刻只允許有一個(gè)主機(jī)。數(shù)據(jù)傳輸和地址設(shè)定由軟件設(shè)定，非常靈活?？偩€上的器件增加和刪除不影響其他器件正常工作。

(3)I2C總線可以通過(guò)外部連線進(jìn)行在線檢測(cè)，便于系統(tǒng)故障診斷和調(diào)試，故障可以立即被尋址，軟件也利于標(biāo)準(zhǔn)化和模塊化，縮短開發(fā)時(shí)間。

(4)連接到相同總線上的IC數(shù)量只受總線最大電容的限制，串行的8位雙向數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100Kbit/s，快速模式下可達(dá)400Kbit/s，高速模式下可達(dá)3.4Mbit/s。

(5)總線具有極低的電流消耗，抗高噪聲干擾，增加總線驅(qū)動(dòng)器可以使總線電容擴(kuò)大10倍，傳輸距離達(dá)到15m；兼容不同電壓等級(jí)的器件，工作溫度范圍寬。

I2C總線字節(jié)格式

發(fā)送到SDA線上的每個(gè)字節(jié)必須為8位，每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制。每個(gè)字節(jié)后必須跟一個(gè)響應(yīng)位。首先傳輸?shù)氖菙?shù)據(jù)的最高位（MSB），如果從機(jī)要完成一些其他功能后（例如一個(gè)內(nèi)部中斷服務(wù)程序）才能接收或發(fā)送下一個(gè)完整的數(shù)據(jù)字節(jié)，可以使時(shí)鐘線SCL保持低電平，迫使主機(jī)進(jìn)入等待狀態(tài)，當(dāng)從機(jī)準(zhǔn)備好接收下一個(gè)數(shù)據(jù)字節(jié)并釋放時(shí)鐘線SCL后數(shù)據(jù)傳輸繼續(xù)。

I2C總線應(yīng)答響應(yīng)

數(shù)據(jù)傳輸必須帶響應(yīng)，相關(guān)的響應(yīng)時(shí)鐘脈沖由主機(jī)產(chǎn)生。在響應(yīng)的時(shí)鐘脈沖期間發(fā)送器釋放SDA線（高）。

在響應(yīng)的時(shí)鐘脈沖期間，接收器必須將SDA線拉低，使它在這個(gè)時(shí)鐘脈沖的高電平期間保持穩(wěn)定的低電平。

通常被尋址的接收器在接收到的每個(gè)字節(jié)后，除了用CBUS地址開頭的數(shù)據(jù)，必須產(chǎn)生一個(gè)響應(yīng)。當(dāng)從機(jī)不能響應(yīng)從機(jī)地址時(shí)（例如它正在執(zhí)行一些實(shí)時(shí)函數(shù)不能接收或發(fā)送），從機(jī)必須使數(shù)據(jù)線保持高電平，主機(jī)然后產(chǎn)生一個(gè)停止條件終止傳輸或者產(chǎn)生重復(fù)起始條件開始新的傳輸。

如果從機(jī)接收器響應(yīng)了從機(jī)地址，但是在傳輸了一段時(shí)間后不能接收更多數(shù)據(jù)字節(jié)，主機(jī)必須再一次終止傳輸。這個(gè)情況用從機(jī)在第一個(gè)字節(jié)后沒(méi)有產(chǎn)生響應(yīng)來(lái)表示。從機(jī)使數(shù)據(jù)線保持高電平，主機(jī)產(chǎn)生一個(gè)停止或重復(fù)起始條件。

如果傳輸中有主機(jī)接收器，它必須通過(guò)在從機(jī)發(fā)出的最后一個(gè)字節(jié)時(shí)產(chǎn)生一個(gè)響應(yīng)，向從機(jī)發(fā)送器通知數(shù)據(jù)結(jié)束。從機(jī)發(fā)送器必須釋放數(shù)據(jù)線，允許主機(jī)產(chǎn)生一個(gè)停止或重復(fù)起始條件。

I2C總線時(shí)鐘同步

所有主機(jī)在SCL線上產(chǎn)生它們自己的時(shí)鐘來(lái)傳輸I2C總線上的報(bào)文。數(shù)據(jù)只在時(shí)鐘的高電平周期有效，因此需要一個(gè)確定的時(shí)鐘進(jìn)行逐位仲裁。

時(shí)鐘同步通過(guò)線與連接I2C接口到SCL線來(lái)執(zhí)行。這就是說(shuō)SCL線的高到低切換會(huì)使器件開始數(shù)它們的低電平周期，而且一旦器件的時(shí)鐘變低電平，它會(huì)使SCL線保持這種狀態(tài)直到到達(dá)時(shí)鐘的高電平。但是如果另一個(gè)時(shí)鐘仍處于低電平周期，這個(gè)時(shí)鐘的低到高切換不會(huì)改變SCL線的狀態(tài)。因此SCL線被有最長(zhǎng)低電平周期的器件保持低電平。此時(shí)低電平周期短的器件會(huì)進(jìn)入高電平的等待狀態(tài)。

當(dāng)所有有關(guān)的器件數(shù)完了它們的低電平周期后，時(shí)鐘線被釋放并變成高電平。之后，器件時(shí)鐘和SCL線的狀態(tài)沒(méi)有差別，而且所有器件會(huì)開始數(shù)它們的高電平周期。首先完成高電平周期的器件會(huì)再次將SCL線拉低。

這樣產(chǎn)生的同步SCL時(shí)鐘的低電平周期由低電平時(shí)鐘周期最長(zhǎng)的器件決定，而高電平周期由高電平時(shí)鐘周期最短的器件決定。

I2C總線快速模式

快速模式器件可以在400kbit/s下接收和發(fā)送。最小要求是：它們可以和400kbit/s傳輸同步，可以延長(zhǎng)SCL信號(hào)的低電平周期來(lái)減慢傳輸?？焖倌Ｊ狡骷枷蛳录嫒?，可以和標(biāo)準(zhǔn)模式器件在0~100kbit/s的I2C總線系統(tǒng)通訊。但是，由于標(biāo)準(zhǔn)模式器件不向上兼容，所以不能在快速模式I2C總線系統(tǒng)中工作。快速模式I2C總線規(guī)范與標(biāo)準(zhǔn)模式相比有以下特征：

1、最大位速率增加到400kbit/s；

2、調(diào)整了串行數(shù)據(jù)（SDA）和串行時(shí)鐘（SCL）信號(hào)的時(shí)序；

3、快速模式器件的輸入有抑制毛刺的功能，SDA和SCL輸入有施密特觸發(fā)器；

4、快速模式器件的輸出緩沖器對(duì)SDA和SCL信號(hào)的下降沿有斜率控制功能；

5、如果快速模式器件的電源電壓被關(guān)斷，SDA和SCL的I/O管腳必須懸空，不能阻塞總線；

6、連接到總線的外部上拉器件必須調(diào)整以適應(yīng)快速模式I2C總線更短的最大允許上升時(shí)間。對(duì)于負(fù)載最大是200pF的總線，每條總線的上拉器件可以是一個(gè)電阻，對(duì)于負(fù)載在200pF~400pF之間的總線，上拉器件可以是一個(gè)電流源（最大值3mA）或者是一個(gè)開關(guān)電阻電路。

I2C總線高速模式

高速模式（Hs模式）器件對(duì)I2C總線的傳輸速度有巨大的突破。Hs模式器件可以在高達(dá)3.4Mbit/s的位速率下傳輸信息，而且保持完全向下兼容快速模式或標(biāo)準(zhǔn)模式（F/S模式）器件，它們可以在一個(gè)速度混合的總線系統(tǒng)中雙向通訊。

Hs模式傳輸除了不執(zhí)行仲裁和時(shí)鐘同步外，與F/S模式系統(tǒng)有相同的串行總線協(xié)議和數(shù)據(jù)格式。

高速模式下I2C總線規(guī)范如下：

1、Hs模式主機(jī)器件有一個(gè)SDAH信號(hào)的開漏輸出緩沖器和一個(gè)在SCLH輸出的開漏極下拉和電流源上拉電路。這個(gè)電流源電路縮短了SCLH信號(hào)的上升時(shí)間，任何時(shí)候在Hs模式，只有一個(gè)主機(jī)的電流源有效；

2、在多主機(jī)系統(tǒng)的Hs模式中，不執(zhí)行仲裁和時(shí)鐘同步，以加速位處理能力。仲裁過(guò)程一般在前面用F/S模式傳輸主機(jī)碼后結(jié)束；

3、Hs模式主機(jī)器件以高電平和低電平是1:2的比率產(chǎn)生一個(gè)串行時(shí)鐘信號(hào)。解除了建立和保持時(shí)間的時(shí)序要求；

4、可以選擇Hs模式器件有內(nèi)建的電橋。在Hs模式傳輸中，Hs模式器件的高速數(shù)據(jù)（SDAH）和高速串行時(shí)鐘（SCLH）線通過(guò)這個(gè)電橋與F/S模式器件的SDA和SCL線分隔開來(lái)。減輕了SDAH和SCLH線的電容負(fù)載，使上升和下降時(shí)間更快；

5、Hs模式從機(jī)器件與F/S從機(jī)器件的唯一差別是它們工作的速度。Hs模式從機(jī)在SCLH和SDAH輸出有開漏輸出的緩沖器。SCLH管腳可選的下拉晶體管可以用于拉長(zhǎng)SCLH信號(hào)的低電平，但只允許在Hs模式傳輸?shù)捻憫?yīng)位后進(jìn)行；

6、Hs模式器件的輸出可以抑制毛刺，而且SDAH和SCLH輸出有一個(gè)施密特觸發(fā)器；

7、Hs模式器件的輸出緩沖器對(duì)SDAH和SCLH信號(hào)的下降沿有斜率控制功能。

第1章　I2C總線工作原理及I2C總線控制電路的維修方法

第2章　長(zhǎng)虹彩電I2C總線調(diào)整方法

第3章　海爾彩電I2C總線調(diào)整方法

第4章　創(chuàng)維彩電I2C總線調(diào)整方法

第5章　海信彩電I2C總線調(diào)整方法

第6章　TCL彩電I2C總線調(diào)整方法

……