CMOS電平鎖定效應(yīng)

1，TTL電平(什么是TTL電平)：

TTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”，這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。

TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動器以及接收器電路;再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題，這些問題對可靠性均有影響。 TTL電路不使用的輸入端懸空為高電平。

輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。

2，CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。 CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為 0.1Vcc。

CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。

另外，CMOS集成電路電源電壓可以在較大范圍內(nèi)變化，因而對電源的要求不像TTL集成電路那樣嚴(yán)格。

3，電平轉(zhuǎn)換電路：

因?yàn)門TL和COMS的高低電平的值不一樣(ttl 5v<==>cmos 3.3v)，所以互相連接時(shí)需要電平的轉(zhuǎn)換：就是用兩個(gè)電阻對電平分壓，沒有什么高深的東西。哈哈

4，OC門

又稱集電極開路與非門門電路，Open Collector(Open Drain)。實(shí)際使用中,有時(shí)需要兩個(gè)或兩個(gè)以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)(狀態(tài)電平)用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路--OC門來實(shí)現(xiàn)“線與邏輯”。

OC門主要用于3個(gè)方面：

1、實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器。由于OC門電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠小。

2、線與邏輯，即兩個(gè)輸出端(包括兩個(gè)以上)直接互連就可以實(shí)現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中需要多個(gè)門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流(灌電流)，而燒壞器件。在硬件上，可用OC門或三態(tài)門(ST門)來實(shí)現(xiàn)。 用OC門實(shí)現(xiàn)線與，應(yīng)同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

3、三態(tài)門(ST門)主要用在應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)總線，為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(EN)中只允許有一個(gè)為有效電平(如高電平)，由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉(負(fù)載)電阻，所以開關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。

OD門，即漏極開路門電路open-drain，必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動門電路。開漏形式的電路有以下幾個(gè)特點(diǎn)：

1)利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。 或驅(qū)動比芯片電源電壓高的負(fù)載.

2)可以將多個(gè)開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí)，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快;上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負(fù)載電阻的選擇要兼顧功耗和速度。

3)可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。

4)開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。

5)正常的CMOS輸出級是上、下兩個(gè)管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè)：電平轉(zhuǎn)換和線與。

6)由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉(zhuǎn)換了。

7)線與功能主要用于有多個(gè)電路對同一信號進(jìn)行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因?yàn)镺PEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現(xiàn)的。(而正常的CMOS輸出級，如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí)，等于電源短路。)

8)OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大;反之延時(shí)大功耗小。所以如果對延時(shí)有要求，則建議用下降沿輸出。

5，TTL和COMS電路比較：

1)TTL電路是電流控制器件，而coms電路是電壓控制器件。

2)TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時(shí)間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正常現(xiàn)象。

3)COMS電路的鎖定效應(yīng)：

COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí)，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。

防御措施： 1)在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。

2)芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。

3)在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進(jìn)去。

4)當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，開關(guān)要按下列順序：開啟時(shí)，先開啟COMS電路得電源，再開啟輸入信號和負(fù)載的電源;關(guān)閉時(shí)，先關(guān)閉輸入信號和負(fù)載的電源，再關(guān)閉COMS電路的電源。

6，COMS電路的使用注意事項(xiàng)

1)COMS電路時(shí)電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。

2)輸入端接低內(nèi)組的信號源時(shí)，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。

3)當(dāng)接長信號傳輸線時(shí)，在COMS電路端接匹配電阻。

4)當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5)COMS的輸入電流超過1mA，就有可能燒壞COMS。

7，TTL門電路中輸入端負(fù)載特性(輸入端帶電阻特殊情況的處理)：

1)懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無窮大的電阻。

2)在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。

8，TTL電路有集電極開路OC門，MOS管也有和集電極對應(yīng)的漏極開路的OD門，它的輸出就叫做開漏輸出。

OC門在截止時(shí)有漏電流輸出，那就是漏電流，為什么有漏電流呢?那是因?yàn)楫?dāng)三機(jī)管截止的時(shí)候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過三極管的集電極的電流也就不是真正的 0，而是約0。而這個(gè)就是漏電流。開漏輸出：OC門的輸出就是開漏輸出;OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。

9，什么叫做圖騰柱，它與開漏電路有什么區(qū)別?

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因?yàn)門TL就是一個(gè)三級關(guān)，圖騰柱也就是兩個(gè)三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA。

本文轉(zhuǎn)自網(wǎng)絡(luò)，版權(quán)歸原作者，如果您覺得不好，請聯(lián)系我們刪除！

廣告

[導(dǎo)讀] COMS集成電路是互補(bǔ)對稱金屬氧化物半導(dǎo)體(Compiementary symmetry metal oxide semicoductor)集成電路的英文縮寫，電路的許多基本邏輯單元都是用增強(qiáng)型PMOS晶體管和增強(qiáng)型NMOS管按照互補(bǔ)對稱形式連接的，靜態(tài)功耗很小。

COMS集成電路是互補(bǔ)對稱金屬氧化物半導(dǎo)體(Compiementary symmetry metal oxide semicoductor)集成電路的英文縮寫，電路的許多基本邏輯單元都是用增強(qiáng)型PMOS晶體管和增強(qiáng)型NMOS管按照互補(bǔ)對稱形式連接的，靜態(tài)功耗很小。

本文引用地址: http://www.21ic.com/app/analog/201709/736464.htm

COMS電路的供電電壓VDD范圍比較廣在+5~+15V均能正常工作，電壓波動允許±10，當(dāng)輸出電壓高于VDD-0.5V時(shí)為邏輯 1，輸出電壓低于VSS+0.5V(VSS為數(shù)字地)為邏輯 0。CMOS電路輸出高電平約為 0.9Vcc，而輸出低電平約為 0.1Vcc.當(dāng)輸入電壓高于VDD-1.5V時(shí)為邏輯 1，輸入電壓低于VSS+1.5V(VSS為數(shù)字地)為邏輯 0。

TTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”，這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。

標(biāo)準(zhǔn)TTL輸入高電平最小2V，輸出高電平最小2.4V，典型值3.4V，輸入低電平最大 0.8V，輸出低電平最大 0.4V，典型值 0.2V(輸入 H》2V，輸入 L《0.8V;輸出H 》2.4V(3.4V)，輸出L《0.4V(0.2V)。

CMOS電平是數(shù)字信號還是模擬信號?

CMOS電平是數(shù)字信號，COMS電路的供電電壓VDD范圍比較廣在+5--+15V均能正常工作，電壓波動允許±10，當(dāng)輸出電壓高于VDD-0.5V時(shí)為邏輯1，輸出電壓低于VSS+0.5V(VSS為數(shù)字地)為邏輯0， 一般數(shù)字信號才是0和1 。

cmos電平轉(zhuǎn)換電路

1、 TTL電路和CMOS電路的邏輯電平

VOH： 邏輯電平 1 的輸出電壓

VOL： 邏輯電平 0 的輸出電壓

VIH ： 邏輯電平 1 的輸入電壓

VIH ： 邏輯電平 0 的輸入電壓

TTL電路臨界值：

VOHmin = 2.4V VOLmax = 0.4V VIHmin = 2.0V VILmax = 0.8V

CMOS電路臨界值(電源電壓為+5V)

VOHmin = 4.99V VOLmax = 0.01V VIHmin = 3.5V VILmax = 1.5V

2、TTL和CMOS的邏輯電平轉(zhuǎn)換

CMOS電平能驅(qū)動TTL電平

TTL電平不能驅(qū)動CMOS電平，需加上拉電阻。

3、用邏輯芯片特點(diǎn)

74LS系列： TTL 輸入： TTL; 輸出：TTL

74HC系列：CMOS輸入： CMOS; 輸出：CMOS

74HCT系列： CMOS 輸入：TTL; 輸出： CMOS

CD4000系列： CMOS 輸入： CMOS　輸出： CMOS。

常用的幾種電平轉(zhuǎn)換方案

(1) 晶體管+上拉電阻法

就是一個(gè)雙極型三極管或 MOSFET，C/D極接一個(gè)上拉電阻到正電源，輸入電平很靈活，輸出電平大致就是正電源電平。

(2) OC/OD 器件+上拉電阻法

跟 (1) 類似。適用于器件輸出剛好為 OC/OD 的場合。

(3) 74xHCT系列芯片升壓 (3.3V→5V)

凡是輸入與 5V TTL 電平兼容的 5V CMOS 器件都可以用作 3.3V→5V 電平轉(zhuǎn)換。

——這是由于 3.3V CMOS 的電平剛好和5V TTL電平兼容(巧合)，而 CMOS 的輸出電平總是接近電源電平的。

廉價(jià)的選擇如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/。。。) 系列 (那個(gè)字母 T 就表示 TTL 兼容)。

(4) 超限輸入降壓法 (5V→3.3V， 3.3V→1.8V， 。。。)

凡是允許輸入電平超過電源的邏輯器件，都可以用作降低電平。

這里的“超限”是指超過電源，許多較古老的器件都不允許輸入電壓超過電源，但越來越多的新器件取消了這個(gè)限制 (改變了輸入級保護(hù)電路)。

例如，74AHC/VHC 系列芯片，其 datasheets 明確注明“輸入電壓范圍為0~5.5V”，如果采用 3.3V 供電，就可以實(shí)現(xiàn) 5V→3.3V 電平轉(zhuǎn)換。

(5) 專用電平轉(zhuǎn)換芯片

最著名的就是 164245，不僅可以用作升壓/降壓，而且允許兩邊電源不同步。這是最通用的電平轉(zhuǎn)換方案，但是也是很昂貴的 (俺前不久買還是￥45/片，雖是零售，也貴的嚇人)，因此若非必要，最好用前兩個(gè)方案。

(6) 電阻分壓法

最簡單的降低電平的方法。5V電平，經(jīng)1.6k+3.3k電阻分壓，就是3.3V。

(7) 限流電阻法

如果嫌上面的兩個(gè)電阻太多，有時(shí)還可以只串聯(lián)一個(gè)限流電阻。某些芯片雖然原則上不允許輸入電平超過電源，但只要串聯(lián)一個(gè)限流電阻，保證輸入保護(hù)電流不超過極限(如 74HC 系列為 20mA)，仍然是安全的。