電子電氣基礎(chǔ)課程規(guī)劃教材：數(shù)字電子技術(shù)內(nèi)容簡(jiǎn)介

《電子電氣基礎(chǔ)課程規(guī)劃教材:數(shù)字電子技術(shù)》為普通高等教育“十二五”規(guī)劃教材之一。

緒論 1

第1章 數(shù)制與碼制 3

1.1 進(jìn)位計(jì)數(shù)制 3

1.1.1 十進(jìn)制數(shù)的表示 3

1.1.2 二進(jìn)制數(shù)的表示 3

1.1.3 八進(jìn)制數(shù)和十六制數(shù)的表示 4

1.1.4 二進(jìn)制的算術(shù)運(yùn)算和邏輯運(yùn)算 5

1.2 數(shù)制轉(zhuǎn)換 6

1.2.1 二進(jìn)制數(shù)和十進(jìn)制數(shù)之間的轉(zhuǎn)換 7

1.2.2 八進(jìn)制數(shù)、十六進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換 8

1.3 帶符號(hào)數(shù)的代碼表示 8

1.3.1 真值與機(jī)器數(shù) 8

1.3.2 原碼 9

1.3.3 反碼 9

1.3.4 補(bǔ)碼 10

1.3.5 機(jī)器數(shù)的運(yùn)算 10

1.4 數(shù)碼和字符的代碼表示 13

1.4.1 十進(jìn)制數(shù)的二進(jìn)制編碼 13

1.4.2 可靠性編碼 14

1.4.3 字符代碼 16

習(xí)題 17

第2章 邏輯函數(shù)及其化簡(jiǎn) 18

2.1 邏輯代數(shù) 18

2.1.1 邏輯變量與邏輯函數(shù) 18

2.1.2 基本邏輯運(yùn)算 18

2.1.3 復(fù)合邏輯運(yùn)算 21

2.1.4 邏輯函數(shù)與真值表 23

2.1.5 邏輯函數(shù)的相等 25

2.2 邏輯代數(shù)的定律及規(guī)則 25

2.2.1 邏輯代數(shù)的基本定律 25

2.2.2 邏輯代數(shù)的三個(gè)規(guī)則 27

2.2.3 邏輯代數(shù)的常用公式 28

2.3 邏輯函數(shù)的化簡(jiǎn) 28

2.3.1 邏輯函數(shù)的標(biāo)準(zhǔn)形式 28

2.3.2 邏輯函數(shù)的代數(shù)化簡(jiǎn)法 34

2.3.3 卡諾圖化簡(jiǎn)法 36

2.3.4 邏輯函數(shù)的列表化簡(jiǎn)法* 43

習(xí)題 47

第3章 邏輯門電路 49

3.1 概述 49

3.2 門電路邏輯符號(hào)及其外部特性 49

3.2.1 簡(jiǎn)單邏輯門電路 49

3.2.2 復(fù)合邏輯門電路 51

3.2.3 正負(fù)邏輯問題 53

3.3 典型邏輯門電路及其主要技術(shù)參數(shù) 55

3.3.1 二極管門電路 57

3.3.2 三極管邏輯非門 59

3.3.3 TTL集成邏輯門 61

3.3.4 三態(tài)輸出門（TS門） 70

3.3.5 MOS邏輯門 72

習(xí)題 80

第4章 組合邏輯電路 87

4.1 概述 87

4.1.1 什么是組合邏輯電路 87

4.1.2 組合邏輯電路邏輯功能的描述 87

4.2 組合邏輯電路的分析方法 87

4.2.1 組合邏輯電路一般分析方法 88

4.2.2 組合電路分析舉例 88

4.3 常用組合邏輯電路 89

4.3.1 加法器 89

4.3.2 編碼器 91

4.3.3 譯碼器 95

4.3.4 數(shù)據(jù)選擇器 103

4.3.5 數(shù)值比較器 105

4.4 組合邏輯電路的設(shè)計(jì) 109

4.4.1 采用小規(guī)模集成器件設(shè)計(jì)組合邏輯電路 109

4.4.2 采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路 118

4.5 組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn) 122

4.5.1 競(jìng)爭(zhēng)-冒險(xiǎn)的成因 122

4.5.2 判斷是否存在冒險(xiǎn)的方法 123

4.5.3 消除競(jìng)爭(zhēng)冒險(xiǎn)的措施 125

習(xí)題 125

第5章 觸發(fā)器 130

5.1 概述 130

5.2 RS觸發(fā)器 130

5.2.1 基本RS觸發(fā)器 130

5.2.2 時(shí)鐘控制RS觸發(fā)器 133

5.2.3 主從RS觸發(fā)器 134

5.2.4 集成RS觸發(fā)器 136

5.2.5 基本RS觸發(fā)器的簡(jiǎn)單應(yīng)用 137

5.3 J K觸發(fā)器 138

5.3.1 鐘控JK觸發(fā)器電路結(jié)構(gòu)與工作原理 138

5.3.2 主從JK觸發(fā)器 140

5.3.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象 141

5.3.4 邊沿JK觸發(fā)器動(dòng)作特點(diǎn) 142

5.4 D觸發(fā)器 145

5.4.1 D觸發(fā)器的電路結(jié)構(gòu)與工作原理 145

5.4.2 邊沿D觸發(fā)器 146

5.5 T觸發(fā)器 149

5.6 各類觸發(fā)器的轉(zhuǎn)換 149

5.6.1 JK觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器 150

5.6.2 D觸發(fā)器轉(zhuǎn)換為其他

觸發(fā)器 151

習(xí)題 152

第6章 時(shí)序邏輯電路 156

6.1 概述 156

6.2 同步時(shí)序邏輯電路分析 157

6.2.1 同步時(shí)序邏輯電路的分析方法 157

6.2.2 同步時(shí)序邏輯電路的分析舉例 157

6.3 常用同步時(shí)序邏輯電路 162

6.3.1 寄存器 162

6.3.2 計(jì)數(shù)器 167

6.4 同步時(shí)序邏輯電路的設(shè)計(jì) 177

6.4.1 設(shè)計(jì)方法 177

6.4.2 設(shè)計(jì)舉例 179

6.5 中規(guī)模同步時(shí)序邏輯電路的分析和設(shè)計(jì) 188

6.5.1 中規(guī)模同步時(shí)序邏輯電路的分析 188

6.5.2 中規(guī)模同步時(shí)序邏輯電路的設(shè)計(jì) 193

6.6 異步時(shí)序邏輯電路 196

6.6.1 脈沖異步時(shí)序邏輯電路 196

6.6.2 電平異步時(shí)序邏輯電路分析 201

習(xí)題 203

第7章 脈沖波形的產(chǎn)生與整形 207

7.1 概述 207

7.1.1 脈沖信號(hào)的特點(diǎn) 207

7.1.2 脈沖產(chǎn)生與整形電路的基本分析方法 207

7.2 單穩(wěn)態(tài)觸發(fā)器 208

7.2.1 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 208

7.2.2 集成單穩(wěn)態(tài)觸發(fā)器 210

7.2.3 應(yīng)用舉例 212

7.3 多諧振蕩器 213

7.3.1 用門電路構(gòu)成多諧振蕩器 213

7.3.2 石英晶體多諧振蕩器 214

7.3.3 應(yīng)用舉例 215

7.4 施密特觸發(fā)器 215

7.4.1 用門電路構(gòu)成的施密特觸發(fā)器 216

7.4.2 集成施密特觸發(fā)器 217

7.4.3 主要應(yīng)用 218

7.5 555定時(shí)電路及其應(yīng)用 219

7.5.1 555定時(shí)器的內(nèi)部電路結(jié)構(gòu)與工作原理 219

7.5.2 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 220

7.5.3 555定時(shí)器構(gòu)成施密特觸發(fā)器 222

7.5.4 555定時(shí)器構(gòu)成多諧振蕩器 224

習(xí)題 227

第8章 半導(dǎo)體存儲(chǔ)器 229

8.1 概述 229

8.1.1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)與技術(shù)指標(biāo) 229

8.1.2 半導(dǎo)體存儲(chǔ)器的分類 230

8.2 只讀存儲(chǔ)器（ROM） 231

8.2.1 ROM芯片基本結(jié)構(gòu)和工作原理 231

8.2.2 各類ROM的存儲(chǔ)單元結(jié)構(gòu)及編程原理 232

8.3 隨機(jī)存取存儲(chǔ)器（RAM） 236

8.3.1 RAM的基本結(jié)構(gòu)和工作原理 236

8.3.2 RAM的存儲(chǔ)單元 237

8.3.3 RAM存儲(chǔ)容量的擴(kuò)展 238

習(xí)題 240

第9章 基于可編程邏輯器件的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì) 241

9.1 概述 241

9.1.1 傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法存在的問題 241

9.1.2 基于PLD的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程 242

9.1.3 傳統(tǒng)與現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法比較 243

9.2 可編程邏輯器件 243

9.2.1 PLD電路簡(jiǎn)介 243

9.2.2 通用陣列邏輯GAL 246

9.2.3 復(fù)雜可編程邏輯器件CPLD 248

9.2.4 現(xiàn)場(chǎng)可編程門陣列FPGA 249

9.2.5 PLD的編程與配置 252

9.3 Quartus II使用方法 255

9.3.1 Quartus II簡(jiǎn)介 255

9.3.2 原理圖輸入設(shè)計(jì) 256

9.3.3 HDL輸入設(shè)計(jì) 265

9.3.4 原理圖與HDL混合輸入設(shè)計(jì) 267

9.4 數(shù)字電路的VHDL設(shè)計(jì) 268

9.4.1 VHDL語法概要 268

9.4.2 組合電路的VHDL設(shè)計(jì) 299

9.4.3 時(shí)序電路的VHDL設(shè)計(jì) 304

9.4.4 存儲(chǔ)器的VHDL設(shè)計(jì) 311

習(xí)題 314

第10章 D/A和A/D轉(zhuǎn)換器及應(yīng)用 316

10.1 概述 316

10.2 D/A轉(zhuǎn)換器 316

10.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 316

10.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 318

10.2.3 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 319

10.2.4 常用D/A轉(zhuǎn)換器件及應(yīng)用 321

10.3 A/D轉(zhuǎn)換器 325

10.3.1 A/D轉(zhuǎn)換原理 325

10.3.2 并聯(lián)比較型A/D轉(zhuǎn)換器 327

10.3.3 反饋比較型A/D轉(zhuǎn)換器 328

10.3.4 雙積分型A/D轉(zhuǎn)換器 329

10.3.5 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 331

10.3.6 常用A/D器件及應(yīng)用 331

習(xí)題 334

第11章 數(shù)字系統(tǒng)綜合設(shè)計(jì) 335

11.1 8位10進(jìn)制頻率計(jì)設(shè)計(jì) 335

11.1.1 測(cè)頻原理 335

11.1.2 時(shí)序控制電路設(shè)計(jì) 336

11.1.3 8位10進(jìn)制計(jì)數(shù)器設(shè)計(jì) 337

11.1.4 8位數(shù)碼管顯示驅(qū)動(dòng)電路設(shè)計(jì) 339

11.1.5 整體電路設(shè)計(jì)與測(cè)試 341

11.2 簡(jiǎn)易正弦信號(hào)發(fā)生器設(shè)計(jì) 342

11.2.1 設(shè)計(jì)原理 342

11.2.2 定制ROM及其初始化 342

11.2.3 地址發(fā)生器設(shè)計(jì) 345

11.2.4 整體電路設(shè)計(jì)與測(cè)試 346

11.3 電壓表的設(shè)計(jì)——A/D轉(zhuǎn)換器的應(yīng)用 347

11.3.1 數(shù)字電壓表的基本組成 347

11.3.2 數(shù)字電壓表的主要技術(shù)指標(biāo) 347

11.3.3 設(shè)計(jì)方案比較 347

11.3.4 液晶顯示電壓表的電路設(shè)計(jì) 349

11.4 射頻監(jiān)視切換器設(shè)計(jì) 352

11.4.1 射頻監(jiān)視切換器的設(shè)計(jì)要求 352

11.4.2 設(shè)計(jì)方案比較 352

11.4.3 單元電路設(shè)計(jì) 353

11.4.4 總體電路設(shè)計(jì) 355

習(xí)題 357

附錄 部分常用中小規(guī)模數(shù)字集成電路器件介紹 359

參考文獻(xiàn) 365

《電子電氣基礎(chǔ)課程規(guī)劃教材:數(shù)字電子技術(shù)基礎(chǔ)》注重常用數(shù)字器件的應(yīng)用，注重中規(guī)模集成器件的邏輯功能和設(shè)計(jì)應(yīng)用，減少集成芯片內(nèi)部電路的介紹；數(shù)字電路技術(shù)與EDA技術(shù)緊密結(jié)合；系統(tǒng)介紹FPGA、CPLD等現(xiàn)場(chǎng)可編程器件；PSpice設(shè)計(jì)仿真，OrCAD16，0的應(yīng)用；使用VHDL設(shè)計(jì)數(shù)字系統(tǒng)，MAX plusⅡ和QuartusⅡ開發(fā)工具軟件的應(yīng)用；大量設(shè)計(jì)仿真實(shí)例；采用國際通用圖形、符號(hào)；濃縮作者數(shù)十年教學(xué)經(jīng)驗(yàn)，知識(shí)點(diǎn)和例題結(jié)合緊密，例題典型，習(xí)題全面；提供配套電子課件、習(xí)題參考答案。

本教材從教學(xué)實(shí)際出發(fā)，充分考慮應(yīng)用型工程技術(shù)人才培養(yǎng)的特點(diǎn)，以實(shí)踐操作工藝為主線，注重對(duì)學(xué)生規(guī)范化的工程技能訓(xùn)練，在內(nèi)容上注意了廣泛性、先進(jìn)性和實(shí)用性。全書共8章，包括安全用電、電子元器件、常用電子儀器儀表的使用、焊接技術(shù)、印制電路板的設(shè)計(jì)與制作、電子產(chǎn)品的調(diào)試與檢測(cè)、電工電子綜合實(shí)訓(xùn)案例、電子技術(shù)文件等。

本書既可作為普通高等學(xué)校理工科專業(yè)開設(shè)的電工電子實(shí)訓(xùn)、電子技術(shù)基礎(chǔ)課程設(shè)計(jì)、電子工藝學(xué)等課程的實(shí)踐指導(dǎo)書，還可供電子技術(shù)愛好者和有關(guān)技術(shù)人員學(xué)習(xí)和參考。

數(shù)字電子技術(shù)基礎(chǔ)課程定位

數(shù)字電子技術(shù)基礎(chǔ)是北京交通大學(xué)一門核心基礎(chǔ)課程，該課程從研究方法、系統(tǒng)綜合和工程應(yīng)用角度出發(fā)，介紹了數(shù)字電子技術(shù)的基本概念、理論、分析、設(shè)計(jì)與實(shí)驗(yàn)方法。通過學(xué)習(xí)該課程，能使學(xué)習(xí)者掌握數(shù)字電子技術(shù)的基礎(chǔ)知識(shí)內(nèi)，為進(jìn)一步學(xué)習(xí)各種超大規(guī)模集成電路的系統(tǒng)打下基礎(chǔ)。

數(shù)字電子技術(shù)基礎(chǔ)適應(yīng)專業(yè)

數(shù)字電子技術(shù)基礎(chǔ)適合通信工程、自動(dòng)化、電子信息工程等專業(yè)學(xué)習(xí)。