書(shū)????名 | 電子技術(shù)課程設(shè)計(jì) | 作????者 | 盛法生 [1]? |
---|---|---|---|
出版日期 | 2011年6月1日 | 語(yǔ)????種 | 簡(jiǎn)體中文 |
ISBN | 7308088383, 9787308088381 | 外文名 | Course Designing for |
出版社 | 浙江大學(xué)出版社 | 頁(yè)????數(shù) | 263頁(yè) [1]? |
開(kāi)????本 | 16 | 品????牌 | 浙江大學(xué)出版社 |
定????價(jià) | 35.00元 [1]? |
第1章 緒論
1.1 EDA技術(shù)的含義
1.2 EDA技術(shù)的發(fā)展歷程
1.3 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)
1.4 硬件描述語(yǔ)言
1.5 基于EDA工具的開(kāi)發(fā)流程
1.6 EDA的開(kāi)發(fā)商和EDA工具軟件
1.7 EDA的發(fā)展趨勢(shì)
1.8 基于FPGA的SOPC技術(shù)
1.9 互聯(lián)網(wǎng)上的EDA資源
習(xí)題
第2章 FPGA/CPLD基本原理與應(yīng)用
2.1 可編程邏輯器件概述
2.1.1 PLD的發(fā)展進(jìn)程
2.1.2 可編程邏輯器件的分類(lèi)
2.2 基于乘積項(xiàng)的CPLD結(jié)構(gòu)與工作原理
2.3 基于查找表(Look-Up-Table)的FPGA結(jié)構(gòu)與工作原理
2.4 IP內(nèi)核
2.5 FPGA/(CPLD測(cè)試技術(shù)
2.6 FPGA/(CPLD產(chǎn)品簡(jiǎn)介
2.7 CPLD和FPGA的編程與配置
2.7.1 利用ByteBlasterⅡ并口下載電纜進(jìn)行配置
2.7.2 利用ByteBlasterMV并口下載電纜進(jìn)行配置
2.7.3 利用MasterBlaster串行/USB通信電纜進(jìn)行配置
2.7.4 利用BitBlaster串行下載電纜進(jìn)行配置
2.7.5 利用FPGA的專(zhuān)用芯片進(jìn)行配置
2.7.6 使用單片機(jī)配置FPGA
2.7.7 使用CPLD配置FPGA
習(xí)題
第3章 VHDL硬件描述語(yǔ)言
3.1 VHDL簡(jiǎn)介
3.1.1 VHDL的產(chǎn)生
3.1.2 VHDL的特點(diǎn)
3.2 VHDL程序結(jié)構(gòu)
3.2.1 VHDL庫(kù)
3.2.2 VHDL程序包
3.2.3 實(shí)體
3.2.4 結(jié)構(gòu)體
3.2.5 配置
3.3 VHDL中的數(shù)據(jù)對(duì)象與數(shù)據(jù)類(lèi)型
3.3.1 數(shù)據(jù)對(duì)象
3.3.2 數(shù)據(jù)類(lèi)型
3.4 基本詞法單元與操作符
3.4.1 VHDL中的詞法單元包括注釋、數(shù)字、字符、字符串和位串
3.4.2 VHDL中的操作符
3.5 VHDL基本語(yǔ)句
3.5.1 并行語(yǔ)句
3.5.2 順序語(yǔ)句
3.6 VHDL與硬件電路的對(duì)應(yīng)
3.6.1 組合邏輯電路的VHDL描述
3.6.2 時(shí)序邏輯電路的VHDL描述
3.7 有限狀態(tài)機(jī)
3.7.1 一般狀態(tài)機(jī)的設(shè)計(jì)
3.7.2 Morre型有限狀態(tài)機(jī)的設(shè)計(jì)
3.7.3 Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)
3.7.4 狀態(tài)編碼及剩余狀態(tài)處理
習(xí)題
第4章 QuartusⅡ功能及應(yīng)用
4.1 基本設(shè)計(jì)流程
4.1.1 建立設(shè)計(jì)文件夾和編輯文件
4.1.2 創(chuàng)建工程
4.1.3 編譯前設(shè)置
4.1.4 全程編譯
4.1.5 時(shí)序仿真
4.1.6 應(yīng)用RTL電路圖觀察器
4.1.7 引腳指配
4.1.8 配置文件下載
4.2 LPM宏功能模塊與IP應(yīng)用
4.2.1 宏功能模塊概述
4.2.2 宏模塊應(yīng)用實(shí)例
4.2.3 IP核及使用方法
4.3 SignalTapⅡ邏輯分析儀使用方法
4.3.1 SignalTapⅡ使用基本流程
4.3.2 SignalTapⅡ觸發(fā)信號(hào)的編輯
4.4 原理圖輸入設(shè)計(jì)方法
4.4.1 設(shè)計(jì)流程
4.4.2 應(yīng)用宏模塊的原理圖設(shè)計(jì)
習(xí)題
第5章 電路設(shè)計(jì)與實(shí)訓(xùn)
5.1 基本電路設(shè)計(jì)與實(shí)訓(xùn)
5.2 競(jìng)賽電路設(shè)計(jì)與實(shí)訓(xùn)
第6章 GW48 EDA/SOPC系統(tǒng)
6.1 GW48系統(tǒng)主板結(jié)構(gòu)與使用方法
6.2 實(shí)驗(yàn)電路系統(tǒng)結(jié)構(gòu)圖
6.3 超高速A/D、D/A板GW_ADDA說(shuō)明
6.4 步進(jìn)電機(jī)和直流電機(jī)使用說(shuō)明
6.5 SOPC適配板使用說(shuō)明
6.6 GWDVPB電子設(shè)計(jì)競(jìng)賽應(yīng)用板使用說(shuō)明
附錄 GW48 EDA系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對(duì)照表2100433B
《電子技術(shù)課程設(shè)計(jì):EDA技術(shù)與應(yīng)用》目的和任務(wù)是通過(guò)實(shí)踐訓(xùn)練,要求學(xué)生初步掌握基于EDA技術(shù)的基本電路設(shè)計(jì)、常用硬件描述語(yǔ)言的使用、編程方法和仿真測(cè)試技術(shù)的應(yīng)用;學(xué)會(huì)使用QuartusⅡ工具軟件,掌握硬件電路設(shè)計(jì)軟件化的基本技能。課程立足于通過(guò)設(shè)計(jì)實(shí)驗(yàn)加強(qiáng)學(xué)生的動(dòng)手與實(shí)踐能力,提高學(xué)生分析問(wèn)題、解決問(wèn)題、應(yīng)用新知識(shí)的能力和創(chuàng)新精神。
全書(shū)理論聯(lián)系實(shí)際,根據(jù)順序漸進(jìn)的學(xué)習(xí)規(guī)律,由淺入深地安排課程內(nèi)容。
電氣工程及自動(dòng)化,模擬電子技術(shù)課程設(shè)計(jì)
這個(gè)提問(wèn)中有些問(wèn)題是比較有深度的,比如確定電路中的反饋類(lèi)型、各點(diǎn)電壓波形,應(yīng)該是很多人答不來(lái)。三端穩(wěn)壓器雖然簡(jiǎn)單易用,但按要求設(shè)計(jì)一個(gè)實(shí)用的穩(wěn)壓電源仍需要較豐富的經(jīng)驗(yàn)。所以,題主不著急的話,先標(biāo)記一下...
數(shù)控技術(shù)是數(shù)字程序控制數(shù)控機(jī)械實(shí)現(xiàn)自動(dòng)工作的技術(shù)。它廣泛用于機(jī)械制造和自動(dòng)化領(lǐng)域,較好地解決多品種、小批量和復(fù)雜零件加工以及生產(chǎn)過(guò)程自動(dòng)化問(wèn)題。隨著計(jì)算機(jī)、自動(dòng)控制技術(shù)的飛速發(fā)展,數(shù)控技術(shù)已廣泛地應(yīng)用...
求一個(gè)模擬電子技術(shù)課程設(shè)計(jì)的交流電流變送器電路圖
用三極管電流放大電路就可以了
格式:pdf
大?。?span id="ew7wmah" class="single-tag-height">1.7MB
頁(yè)數(shù): 15頁(yè)
評(píng)分: 4.7
數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告 專(zhuān)業(yè)班級(jí):電氣工程及其自動(dòng)化 時(shí)間: 2013年 7月 1 日至 7月 5 日 一、設(shè)計(jì)題目: 簡(jiǎn)易電子琴設(shè)計(jì) 二、題目要求: (1)單獨(dú)從左至右按下 S1-S7每個(gè)按鍵后能夠各自對(duì)應(yīng)發(fā)出 “哆來(lái)咪發(fā)唆 啦西”的音樂(lè)聲; (2)按下最右邊按鍵( S8),同時(shí)再配合按下 S1-S7鍵后,發(fā)高八度的對(duì)應(yīng) 音; (3)按鍵需要進(jìn)行“消抖”處理; (4)外部輸入脈沖信號(hào)頻率為 1mhz; (5)擴(kuò)展要求:自主設(shè)計(jì)(增加低 8度功能)。 三、設(shè)計(jì)原理: (1)喇叭的振動(dòng)頻率不同,導(dǎo)致產(chǎn)生不同的聲音;振動(dòng)頻率越低,聲音越 低沉,振動(dòng)頻率越高,聲音越尖銳。題目中音樂(lè)基本音的 “哆”對(duì)應(yīng)頻率為 523Hz 、“來(lái)”對(duì)應(yīng)頻率為 587Hz 、“咪”對(duì)應(yīng)頻率為 659Hz 、“發(fā)”對(duì)應(yīng)頻率為 698Hz 、“唆”對(duì)應(yīng)頻率為 784Hz 、“啦”對(duì)應(yīng)頻率為 880Hz 、“西”對(duì)應(yīng)頻率
格式:pdf
大?。?span id="fdgwqgn" class="single-tag-height">1.7MB
頁(yè)數(shù): 20頁(yè)
評(píng)分: 4.4
武漢理工大學(xué)華夏學(xué)院《電力電子技術(shù)》課程設(shè)計(jì)報(bào)告 1 課程設(shè)計(jì)任務(wù)書(shū) 學(xué)生姓名: 專(zhuān)業(yè)班級(jí): 指導(dǎo)教師: 工作單位: 信息工程系 題目: 三相全控橋式晶閘管 -電動(dòng)機(jī)系統(tǒng)設(shè)計(jì) 初始條件: 1.直流電動(dòng)機(jī)額定參數(shù): P N=10KW, UN=220V, I N =50A, nN =1000r/min ,電樞電阻 Ra=0.5 Ω,電流過(guò)載倍數(shù) λ=1.5,電樞電感 LD =7mH,勵(lì)磁電壓 UL=220V 勵(lì)磁電流 I L=1.6A. 2.進(jìn)線交流電源:三相 380V 3.性能指標(biāo):直流輸出電壓 0-220V,最大輸出電流 75A,保證電流連續(xù)的最小電流為 5A。 使用三相可控整流電路,電動(dòng)機(jī)負(fù)載,工作于電動(dòng)狀態(tài)。 要求完成的主要任務(wù): 1. 三相全控橋式主電路設(shè)計(jì)(包括整流變壓器參數(shù)計(jì)算,整流元件定額的選擇,平波電 抗器電感量的計(jì)算等) ,討論晶閘管電路對(duì)電網(wǎng)及系統(tǒng)功率因數(shù)的影響
《EDA技術(shù)與應(yīng)用教程》是全國(guó)高職高專(zhuān)教育電子電氣類(lèi)專(zhuān)業(yè)規(guī)劃教材之一。
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.2 EDA技術(shù)的主要內(nèi)容
1.3 EDA的設(shè)計(jì)流程
1.4 常用EDA工具
本章小結(jié)
思考練習(xí)
第2章 可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的基本結(jié)構(gòu)
2.1.2 可編程邏輯器件的發(fā)展歷程
2.1.3 可編程邏輯器件的分類(lèi)
2.1.4 CPLD與FPGA比較
2.2 CPLD的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.2.1 CPLD的邏輯實(shí)現(xiàn)原理
2.2.2 典型CPLD器件簡(jiǎn)介--MAX3000A
2.3 FPGA的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.3.1 FPGA的邏輯實(shí)現(xiàn)原理
2.3.2 典型FPGA器件簡(jiǎn)介--Cyclone
2.4 FPGA/CPLD產(chǎn)品概述
2.4.1 FPGA/CPLD產(chǎn)品主要廠商
2.4.2 Altera公司的可編程邏輯器件
2.4.3 Xilinx公司的可編程邏輯器件
2.4.4 Lattice公司的可編程邏輯器件
2.4.5 FPGA/CPLD的開(kāi)發(fā)應(yīng)用選擇
2.5 FPGA/CPLD器件的配置與編程
2.5.1 配置與編程工藝
2.5.2 下載電纜與接口
2.5.3 編程與配置模式
2.5.4 FPGA的配置方式
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第3章 QuartusⅡ應(yīng)用基礎(chǔ)
3.1 QuartusⅡ軟件概述
3.1.1 QuartusⅡ軟件簡(jiǎn)介
3.1.2 QuartusⅡ功能特點(diǎn)
3.1.3 QuartusⅡ界面預(yù)覽
3.1.4 QuartusⅡ授權(quán)許可
3.2 QuartusⅡ設(shè)計(jì)流程
3.3 QuartusⅡ設(shè)計(jì)實(shí)例
3.3.1 建立工程文件
3.3.2 設(shè)計(jì)文件輸入
3.3.3 編譯工程文件
3.3.4 建立仿真測(cè)試的矢量波形文件
3.3.5 仿真并觀察RTL電路
3.3.6 分配引腳
3.3.7 編程下載與硬件測(cè)試
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第4章 硬件描述語(yǔ)言VHDL
4.1 VHDL語(yǔ)言概述
4.1.1 VHDL簡(jiǎn)介
4.1.2 VHDL優(yōu)點(diǎn)
4.1.3 VHDL實(shí)例
4.2 VHDL程序結(jié)構(gòu)
4.2.1 實(shí)體
4.2.2 結(jié)構(gòu)體
4.2.3 庫(kù)
4.2.4 程序包
4.2.5 配置
4.3 VHDL語(yǔ)言要素
4.3.1 VHDL的文字規(guī)則
4.3.2 VHDL的數(shù)據(jù)對(duì)象
4.3.3 VHDL的數(shù)據(jù)類(lèi)型
4.3.4 VHDL的操作符
4.3.5 VHDL的屬性
4.4 VHDL描述語(yǔ)句
4.4.1 順序描述語(yǔ)句
4.4.2 并行描述語(yǔ)句
4.5 VHDL描述風(fēng)格
4.5.1 行為描述
4.5.2 數(shù)據(jù)流描述
4.5.3 結(jié)構(gòu)描述
4.6 VHDL設(shè)計(jì)方法
4.6.1 電路模塊的劃分與工程文件夾的建立
4.6.2 設(shè)計(jì)底層電路模塊
4.6.3 設(shè)計(jì)電路頂層文件
4.6.4 編譯仿真頂層設(shè)計(jì)文件
4.6.5 下載頂層設(shè)計(jì)文件
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第5章 基本數(shù)字單元設(shè)計(jì)
5.1 組合邏輯電路設(shè)計(jì)
5.1.1 運(yùn)算電路設(shè)計(jì)
5.1.2 編碼器設(shè)計(jì)
5.1.3 譯碼器設(shè)計(jì)
5.1.4 數(shù)據(jù)選擇器設(shè)計(jì)
5.1.5 數(shù)據(jù)比較器設(shè)計(jì)
5.1.6 三態(tài)門(mén)及總線緩沖器設(shè)計(jì)
5.2 時(shí)序邏輯電路設(shè)計(jì)
5.2.1 觸發(fā)器設(shè)計(jì)
5.2.2 鎖存器設(shè)計(jì)
5.2.3 移位寄存器設(shè)計(jì)
5.2.4 計(jì)數(shù)器設(shè)計(jì)
5.3 狀態(tài)機(jī)設(shè)計(jì)
5.3.1 摩爾狀態(tài)機(jī)設(shè)計(jì)
5.3.2 米利狀態(tài)機(jī)設(shè)計(jì)
5.4 存儲(chǔ)器設(shè)計(jì)
5.4.1 只讀存儲(chǔ)器設(shè)計(jì)
5.4.2 隨機(jī)存儲(chǔ)器設(shè)計(jì)
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第6章 EDA技術(shù)綜合應(yīng)用
6.1 數(shù)字鐘的設(shè)計(jì)
6.1.1 設(shè)計(jì)要求
6.1.2 設(shè)計(jì)方案
6.1 _3模塊設(shè)計(jì)
6.1.4 仿真分析
6.2 數(shù)字頻率計(jì)的設(shè)計(jì)
6.2.1 設(shè)計(jì)要求
6.2.2 設(shè)計(jì)方案
6.2.3 模塊設(shè)計(jì)
6.2.4 仿真分析
6.3 函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)
6.3.1 設(shè)計(jì)要求
6.3.2 設(shè)計(jì)方案
6.3.3 模塊設(shè)計(jì)
6.3.4 仿真分析
6.4 交通信號(hào)燈控制器的設(shè)計(jì)
6.4.1 設(shè)計(jì)要求
6.4.2 設(shè)計(jì)方案
6.4.3 模塊設(shè)計(jì)
6.4.4 仿真分析
6.5 數(shù)字電壓表設(shè)計(jì)
6.5.1 設(shè)計(jì)要求
6.5.2 設(shè)計(jì)方案
6.5.3 模塊設(shè)計(jì)
6.5.4 仿真分析
6.6 出租車(chē)計(jì)費(fèi)系統(tǒng)
6.6.1 設(shè)計(jì)要求
6.6.2 設(shè)計(jì)方案
6.6.3 模塊設(shè)計(jì)
6.6.4 仿真分析
附錄 EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)簡(jiǎn)介
附錄A GW48系列EDA/SOPC系統(tǒng)使用說(shuō)明
A.1 GW48教學(xué)實(shí)驗(yàn)系統(tǒng)實(shí)驗(yàn)電路結(jié)構(gòu)圖
A.2 GW48結(jié)構(gòu)圖信號(hào)與芯片引腳對(duì)照表
附錄B AlteraDE2開(kāi)發(fā)板使用方法
B.1 AlteraDE2開(kāi)發(fā)板的結(jié)構(gòu)
B.2 DE2開(kāi)發(fā)板與目標(biāo)芯片的引腳連接
參考答案
參考文獻(xiàn)
第1章 電子技術(shù)課程設(shè)計(jì)基礎(chǔ)
第2章 常用電子器件和儀器基本知識(shí)
第3章 模擬電子技術(shù)課程設(shè)計(jì)
第4章 數(shù)字電子技術(shù)課程設(shè)計(jì)
第5章 綜合電子技術(shù)課程設(shè)計(jì)
第6章 EDA技術(shù)及應(yīng)用
參考文獻(xiàn)
…… 2100433B