高速數(shù)字電路設(shè)計(jì)入門前言

對(duì)于剛剛進(jìn)入高速數(shù)字電路設(shè)計(jì)領(lǐng)域的工程技術(shù)人員而言，高速數(shù)字電路設(shè)計(jì)所涉及的信號(hào)完整性(SI)、電源完整性(PI)、電磁完整性(EMI)的內(nèi)容和問題實(shí)在太多，需要面對(duì)復(fù)雜的理論推導(dǎo)、建模和仿真分析，以及名目繁多的高速現(xiàn)象，大量的、甚至矛盾的經(jīng)驗(yàn)法則和設(shè)計(jì)原則。

本書是為從事高速數(shù)字電路設(shè)計(jì)的工程技術(shù)人員編寫的一本介紹高速數(shù)字電路設(shè)計(jì)基本知識(shí)、設(shè)計(jì)要求與方法的參考書。本書沒有大量的理論介紹、公式推導(dǎo)和仿真分析，而是從工程設(shè)計(jì)要求出發(fā)，通過介紹大量的設(shè)計(jì)實(shí)例，圖文并茂地來說明高速數(shù)字電路設(shè)計(jì)中的一些技巧與方法,以及應(yīng)該注意的問題，具有很好的工程性和實(shí)用性。

本書共分10章。第1章電阻元件，介紹了電阻元件的基本特性，以及高速數(shù)字電路中的電阻器的阻抗頻率特性，單位長(zhǎng)度、互連線、方塊電阻的特性。

第2章電容元件，介紹了電容元件的基本特性，電容器的阻抗頻率特性和衰減頻率特性，電容器的ESR和ESL特性，片狀電容器的使用與PCB設(shè)計(jì)，低ESL電容器的結(jié)構(gòu)和阻抗頻率特性，片狀三端子電容器的頻率特性與PCB設(shè)計(jì)，X2Y?電容器特性與PCB設(shè)計(jì)，可藏于PCB基板內(nèi)的電容器，PCB的平行板、導(dǎo)線、過孔電容和互容，埋入式電容特性與應(yīng)用，以及IC的封裝電容。

第3章電感元件，介紹了電感元件的基本特性，電感器的阻抗頻率特性和Q值頻率特性，電感器的電感值DC(直流)電流特性，電感器的選擇，互感，局部電感，回路電感，PCB的導(dǎo)線、過孔電感和互感，IC封裝的電感，電感引起的"地彈"與控制，以及LC串聯(lián)/并聯(lián)電路的阻抗特性。

第4章鐵氧體元件，介紹了鐵氧體和鐵氧體磁珠的基本特性，信號(hào)線用、電源線用片式鐵氧體磁珠特性、選擇與應(yīng)用，EMC(電磁兼容)用鐵氧體類型和阻抗頻率特性。

第5章高速數(shù)字電路的PDN設(shè)計(jì)，介紹了PDN與SI、PI和EMI的關(guān)系，PDN的拓?fù)浣Y(jié)構(gòu)，VRM與高速數(shù)字系統(tǒng)的供電要求，去耦電容器，PCB電源/地平面的功能和設(shè)計(jì)的一般原則，多層電源/地平面的設(shè)計(jì)，電源/地平面的主要缺點(diǎn)和負(fù)作用，封裝電源/地平面和芯片電源分配網(wǎng)絡(luò)，目標(biāo)阻抗的定義，基于目標(biāo)阻抗的PDN設(shè)計(jì)，利用目標(biāo)阻抗計(jì)算去耦電容器的電容量，基于功率傳輸?shù)腜DN設(shè)計(jì)方法，以及利用電源驅(qū)動(dòng)的負(fù)載計(jì)算電容量方法。

第6章高速數(shù)字電路的去耦電路設(shè)計(jì)，介紹了高速數(shù)字電路去耦電路的結(jié)構(gòu)與特性，去耦電路的插入損耗測(cè)量，電容器、電感器和鐵氧體磁珠的插入損耗特性，影響電容器噪聲抑制效果的因素，LC濾波器(去耦電路)，使用去耦電容抑制電源電壓波動(dòng)的方法，使用去耦電容降低IC的電源阻抗方法，PDN中的去耦電容和去耦電容器的容量計(jì)算。

第7章FPGA的PDN設(shè)計(jì)，介紹了FPGA的PDN模型，F(xiàn)PGA PDN對(duì)去耦電容器的要求，PCB 電流通路電感，PCB 疊層和層序， VirtexTM-5 FPGA的PDN設(shè)計(jì)例，F(xiàn)PGA PDN設(shè)計(jì)和驗(yàn)證，以及仿真工具。

第8章高速數(shù)字電路的信號(hào)完整性，介紹了模擬信號(hào)與數(shù)字信號(hào)特性，信號(hào)的時(shí)域與頻域的相關(guān)概念，脈沖(數(shù)字)信號(hào)的參數(shù)，上升時(shí)間與帶寬(頻寬)的關(guān)系，電路的全波、離散、集總電性等效模型，傳輸線的定義，PCB傳輸線結(jié)構(gòu)與特性，反射的產(chǎn)生，傳輸線的反射，反彈圖，反射現(xiàn)象的改善方法，電容耦合產(chǎn)生的串?dāng)_(容性串?dāng)_)，電感耦合產(chǎn)生的串?dāng)_(感性串?dāng)_)，減小PCB上串?dāng)_的一些措施，SSN(同時(shí)開關(guān)噪聲)成因以及降低SSN的一些措施，抖動(dòng)和噪聲對(duì)信號(hào)的影響，產(chǎn)生抖動(dòng)和噪聲的根源，時(shí)鐘抖動(dòng)的基本特性時(shí)鐘的相位抖動(dòng)、周期抖動(dòng)和周期間抖動(dòng)，時(shí)鐘抖動(dòng)對(duì)同步系統(tǒng)和異步系統(tǒng)的影響，時(shí)鐘電路的PCB設(shè)計(jì)，眼圖的構(gòu)成、參數(shù)和特性以及應(yīng)用。

第9章高速數(shù)字電路的EMI抑制，介紹了抑制EMI噪聲(降噪)的基本原理，高速數(shù)字電路的差模輻射模型與控制，高速數(shù)字電路的共模輻射模型與控制，數(shù)字電路板中的IC電源線、PCB布局、電纜的輻射噪聲與控制，數(shù)字系統(tǒng)中的LCD面板、DC電源線、機(jī)箱、總線、GND、USB線、外部插卡、DC電源輸入端、接口電纜端口、LVDS電纜連接部分、時(shí)鐘線的輻射噪聲與控制，AC電源線上的差模噪聲與共模噪聲，AC電源線降噪處理用的共模扼流線圈和混合扼流線圈特性與應(yīng)用，開關(guān)電源的AC電源線降噪處理措施。

第10章高速信令標(biāo)準(zhǔn)，介紹了高速信令標(biāo)準(zhǔn)GTL系列標(biāo)準(zhǔn)、LVDS標(biāo)準(zhǔn)、HSTL標(biāo)準(zhǔn)、SSTL標(biāo)準(zhǔn)、ECL標(biāo)準(zhǔn)、CML標(biāo)準(zhǔn)的規(guī)范要求與特性，以及LVDS PCB布線的一般原則，不同高速信令標(biāo)準(zhǔn)之間的DC耦合，不同高速信令標(biāo)準(zhǔn)之間的AC耦合。

開 本:16(185*260)

頁數(shù):392

千字?jǐn)?shù):627

正文語言:簡(jiǎn)體中文

I S B N :9787121161537

條形碼:9787121161537

圖書分類:電子技術(shù)

定價(jià):59.00

第1章 電阻元件

1?1電阻元件的基本特性

1?1?1電阻元件的u-i特性

1?1?2電阻元件的串聯(lián)和并聯(lián)

1?2高速電路中的電阻

1?2?1電阻器的阻抗頻率特性

1?2?2互連線的電阻

1?2?3單位長(zhǎng)度電阻

1?2?4方塊電阻

1?2?5非理想互連與電源/地平面突變的影響

1?2?6趨膚效應(yīng)的影響

第2章電容元件

2?1電容元件的基本特性

2?1?1電容元件的電容量

2?1?2電容元件的電壓-電流關(guān)系

2?1?3電容元件的串聯(lián)和并聯(lián)

2?2電容器的頻率特性

2?2?1電容器的阻抗頻率特性

2?2?2電容器的衰減頻率特性

2?3電容器的ESR和ESL特性

2?4片狀電容器的使用

2?4?1片狀電容器的選擇

2?4?2片狀電容器的PCB設(shè)計(jì)注意事項(xiàng)

2?5低ESL的電容器

2?5?1低ESL電容器結(jié)構(gòu)

2?5?2低ESL電容器的阻抗頻率特性

2?6片狀三端子電容器

2?6?1片狀三端子電容器的頻率特性

2?6?2使用三端子電容器減小ESL

2?6?3三端子電容器的PCB布局與等效電路

2?6?4三端子電容器的應(yīng)用

2?7X2Y?電容器

2?7?1采用X2Y?電容器替換穿心式電容器

2?7?2X2Y?電容器的封裝形式和尺寸

2?7?3X2Y?電容器的應(yīng)用與PCB布局

2?8可藏于PCB基板內(nèi)的電容器

2?9PCB的電容

2?9?1PCB的平行板電容

2?9?2PCB的導(dǎo)線電容

2?9?3PCB的導(dǎo)線互容

2?9?4PCB的過孔電容

2?10埋入式電容

2?10?1埋入式電容技術(shù)簡(jiǎn)介

2?10?2埋入式電容技術(shù)的應(yīng)用

2?11IC封裝的電容

第3章電感元件

3?1電感元件的基本特性

3?1?1電感元件的電感量

3?1?2電感元件的電壓-電流關(guān)系

3?1?3電感元件的串聯(lián)和并聯(lián)

3?2電感器的頻率特性

3?2?1電感器的阻抗頻率特性

3?2?2電感器的Q值頻率特性

3?2?3電感器的電感值頻率特性

3?3電感器的電感值DC電流特性

3?4電感器的選擇

3?5互感

3?5?1互感現(xiàn)象

3?5?2耦合系數(shù)

3?5?3耦合電感上的電壓-電流關(guān)系

3?5?4兩相鄰?fù)放c導(dǎo)線間的"互感耦合"

3?6局部電感

3?6?1局部自感

3?6?2局部互感

3?7回路電感

3?7?1導(dǎo)線回路的電感

3?7?2回路面積對(duì)電感的影響

3?7?3環(huán)形線圈的回路電感

3?7?4兩根相鄰的導(dǎo)線的回路電感

3?8PCB的電感

3?8?1PCB導(dǎo)線的電感

3?8?2PCB的過孔電感

3?8?3PCB導(dǎo)線的互感

3?9IC封裝的電感

3?10電感引起的"地彈"與控制

3?10?1"地彈"

3?10?2"地彈"的控制

3?11LC電路的阻抗特性

3?11?1LC串聯(lián)電路的阻抗特性

3?11?2LC并聯(lián)電路的阻抗特性

第4章鐵氧體元件

4?1鐵氧體元件的基本特性

4?1?1鐵氧體的基本特性

4?1?2鐵氧體磁珠的基本特性

4?2片式鐵氧體磁珠

4?2?1信號(hào)線用片式鐵氧體磁珠

4?2?2電源線用片式鐵氧體磁珠

4?2?3吉赫茲高頻型片式鐵氧體磁珠

4?2?4片式鐵氧體磁珠陣列(磁珠排)

4?2?5其他類型的片式鐵氧體磁珠

4?2?6片狀鐵氧體磁珠的選擇

4?2?7片狀鐵氧體磁珠在電路中的應(yīng)用

4?2?8鐵氧體磁珠的安裝位置

4?3EMC(電磁兼容)用鐵氧體

4?3?1EMC(電磁兼容)用鐵氧體類型

4?3?2EMC(電磁兼容)用鐵氧體阻抗頻率特性

第5章高速數(shù)字電路的PDN(電源分配網(wǎng)絡(luò))設(shè)計(jì)

5?1PDN與 SI、PI和EMI

5?1?1PDN是 SI、PI和EMI的公共基礎(chǔ)互連

5?1?2優(yōu)良的PDN設(shè)計(jì)是SI、PI和EMI的基本保證

5?2PDN的拓?fù)浣Y(jié)構(gòu)

5?3VRM(電壓調(diào)節(jié)模塊)

5?3?1高速數(shù)字系統(tǒng)的供電要求

5?3?2DC-DC電路

5?3?3點(diǎn)負(fù)載(PoL) DC-DC轉(zhuǎn)換器

5?3?4線性穩(wěn)壓電路

5?3?5線性穩(wěn)壓和DC-DC的混合IC電路

5?4去耦電容器

5?5PCB電源/地平面

5?5?1PCB電源/地平面的功能

5?5?2PCB電源/地平面設(shè)計(jì)一般原則

5?5?34層板的PCB電源/地平面設(shè)計(jì)

5?5?46層板的PCB電源/地平面設(shè)計(jì)

5?5?58層板的PCB電源/地平面設(shè)計(jì)

5?5?610層板的PCB電源/地平面設(shè)計(jì)

5?5?7PCB電源/地平面的主要缺點(diǎn)和負(fù)作用

5?6封裝電源/地平面和芯片電源分配網(wǎng)絡(luò)

5?7目標(biāo)阻抗

5?7?1目標(biāo)阻抗的定義

5?7?2基于目標(biāo)阻抗的PDN設(shè)計(jì)

5?7?3利用目標(biāo)阻抗計(jì)算去耦電容器的電容量

5?8基于功率傳輸?shù)腜DN設(shè)計(jì)方法

5?8?1穩(wěn)壓電源電路的反應(yīng)時(shí)間

5?8?2去耦電容的去耦時(shí)間

5?8?3電源系統(tǒng)的輸出阻抗

5?8?4利用電源驅(qū)動(dòng)的負(fù)載計(jì)算電容量

5?8?5平面PDN的一維分布模型

第6章高速數(shù)字電路的去耦電路設(shè)計(jì)

6?1高速數(shù)字電路的去耦電路結(jié)構(gòu)與特性

6?1?1高速數(shù)字電路的去耦電路基本結(jié)構(gòu)

6?1?2數(shù)字IC電源噪聲的產(chǎn)生

6?1?3測(cè)量去耦電路性能的測(cè)量點(diǎn)

6?1?4去耦電路的插入損耗測(cè)量

6?2插入損耗特性

6?2?1電容器的插入損耗特性

6?2?2電感器和鐵氧體磁珠的插入損耗特性

6?3影響電容器噪聲抑制效果的因素

6?3?1電容器的頻率特性的影響

6?3?2噪聲路徑與電容器安裝位置

6?3?3外圍電路阻抗的影響

6?3?4電容器的并聯(lián)和反諧振

6?4LC濾波器(去耦電路)

6?4?1使用一個(gè)電感器的去耦電路

6?4?2電感器的插入損耗

6?4?3鐵氧體磁珠的插入損耗

6?4?4LC濾波器的插入損耗特性

6?4?5使用電感器時(shí)的注意事項(xiàng)

6?5使用去耦電容抑制電源電壓波動(dòng)

6?5?1數(shù)字IC的電流和電壓波動(dòng)

6?5?2電源阻抗和電壓波動(dòng)之間的關(guān)系

6?5?3電壓波動(dòng)計(jì)算模型

6?5?4抑制電流波動(dòng)的尖峰

6?5?5抑制脈沖寬度較寬的電流波動(dòng)

6?6使用去耦電容降低IC的電源阻抗

6?6?1電源阻抗的計(jì)算模型

6?6?2IC電源阻抗的計(jì)算

6?6?3電容器靠近IC放置的允許距離

6?7PDN中的去耦電容

6?7?1去耦電容器的電流供應(yīng)模式

6?7?2IC電源的目標(biāo)阻抗

6?7?3去耦電容器組合的阻抗特性

6?7?4PCB上的目標(biāo)阻抗

6?8去耦電容器的容量計(jì)算

6?8?1計(jì)算去耦電容器容量的模型

6?8?2確定目標(biāo)阻抗

6?8?3確定大容量電容器的容量

6?8?4確定板電容器的容量

6?8?5確定板電容器的安裝位置

6?8?6減少ESLcap

6?8?7毫歐姆級(jí)超低目標(biāo)阻抗設(shè)計(jì)

第7章FPGA的PDN設(shè)計(jì)

7?1FPGA的PDN模型

7?1?1FPGA的PDN通用模型

7?1?2簡(jiǎn)化的FPGA的PDN模型

7?2對(duì)去耦電容器的要求

7?2?1電容器的寄生電感

7?2?2電容器的有效頻率

7?2?3去耦電容器的位置

7?2?4反諧振

7?3PCB電流通路電感

7?3?1電容器貼裝電感

7?3?2PCB電源和接地平面電感

7?3?3FPGA 貼裝電感

7?4PCB 疊層和層序

7?5設(shè)計(jì)示例:VirtexTM-5 FPGA的PDN設(shè)計(jì)

7?5?1Virtex-5 FPGA的VRM

7?5?2必需的 PCB 去耦電容器

7?5?3替代電容器

7?5?4PCB 設(shè)計(jì)檢查項(xiàng)目

7?5?5VirtexTM-5的PCB布局

7?6FPGA PDN設(shè)計(jì)和驗(yàn)證

7?6?1確定FPGA的參數(shù)

7?6?2去耦網(wǎng)絡(luò)設(shè)計(jì)

7?6?3模擬

7?6?4性能測(cè)量

7?6?5優(yōu)化去耦網(wǎng)絡(luò)設(shè)計(jì)

7?6?6存在的問題分析和改進(jìn)

7?7仿真工具

7?7?1常用的一些PDN設(shè)計(jì)和仿真EDA工具

7?7?2Altera的PDN設(shè)計(jì)工具

第8章高速數(shù)字電路的信號(hào)完整性

8?1模擬信號(hào)與數(shù)字信號(hào)

8?1?1模擬信號(hào)

8?1?2數(shù)字信號(hào)

8?1?3模擬量的數(shù)字表示

8?2信號(hào)的時(shí)域與頻域的描述

8?2?1信號(hào)在時(shí)域中的相關(guān)概念

8?2?2信號(hào)在頻域中的相關(guān)概念

8?3脈沖(數(shù)字)信號(hào)的幾個(gè)參數(shù)

8?3?1非理想的脈沖(數(shù)字)信號(hào)波形

8?3?2周期性和非周期性脈沖(數(shù)字)信號(hào)

8?4上升時(shí)間與帶寬(頻寬)

8?4?1正弦波與方波

8?4?2上升時(shí)間

8?4?3帶寬(頻寬)

8?4?4邊沿率(壓擺率)

8?5電路的電性等效模型

8?5?1全波模型

8?5?2離散模型

8?5?3集總模型

8?5?4直流模型

8?5?5"集總模型"與"離散模型"的分界點(diǎn)

8?5?6傳播速度與材料的介電常數(shù)之間的關(guān)系

8?6傳輸線

8?6?1傳輸線的定義

8?6?2PCB傳輸線

8?6?3微帶線

8?6?4埋入式微帶線

8?6?5單帶狀線

8?6?6雙帶狀線或非對(duì)稱帶狀線

8?6?7差分微帶線和帶狀線

8?6?8介質(zhì)材料對(duì)傳播速度的影響

8?7反射

8?7?1反射的產(chǎn)生

8?7?2串聯(lián)突變引起的反射

8?7?3并聯(lián)樁線及分支引起的反射

8?7?4容性反射

8?7?5感性反射

8?7?6傳輸線的反射

8?7?7反彈圖

8?7?8利用終端匹配的方法改善反射現(xiàn)象

8?8串?dāng)_

8?8?1拐點(diǎn)頻率和互阻抗模型

8?8?2電容耦合產(chǎn)生的串?dāng)_(容性串?dāng)_)

8?8?3電感耦合產(chǎn)生的串?dāng)_(感性串?dāng)_)

8?8?4反向串?dāng)_和前向串?dāng)_的基本特性

8?8?5串?dāng)_的測(cè)量

8?8?6減小PCB上串?dāng)_的一些措施

8?9同時(shí)開關(guān)噪聲(SSN)

8?9?1SSN的成因

8?9?2片上開關(guān)

8?9?3片外開關(guān)

8?9?4降低SSN的一些措施

8?10抖動(dòng)

8?10?1抖動(dòng)和噪聲對(duì)信號(hào)的影響

8?10?2產(chǎn)生抖動(dòng)和噪聲的根源

8?10?3抖動(dòng)和噪聲的分類

8?10?4數(shù)據(jù)相關(guān)性抖動(dòng)(DDJ)

8?10?5占空比失真(DCD)

8?10?6碼間干擾(ISI)

8?10?7周期性噪聲和抖動(dòng)

8?10?8附加的抖動(dòng)源

8?11時(shí)鐘抖動(dòng)

8?11?1時(shí)鐘抖動(dòng)的基本特性

8?11?2時(shí)鐘的相位抖動(dòng)

8?11?3時(shí)鐘的周期抖動(dòng)

8?11?4時(shí)鐘的周期間抖動(dòng)

8?11?5時(shí)鐘抖動(dòng)對(duì)同步系統(tǒng)的影響

8?11?6時(shí)鐘抖動(dòng)對(duì)異步系統(tǒng)的影響

8?11?7時(shí)鐘電路的PCB設(shè)計(jì)

8?12眼圖

8?12?1眼圖的構(gòu)成

8?12?2眼圖的參數(shù)

8?12?3眼圖的時(shí)序抖動(dòng)和幅度PDF

8?12?4眼圖的時(shí)序抖動(dòng)和幅度噪聲的相關(guān)性

8?12?5眼圖的應(yīng)用

第9章高速數(shù)字電路的EMI抑制

9?1EMI抑制基礎(chǔ)

9?1?1抑制EMI噪聲(降噪)的基本原理

9?1?2EMI濾波器

9?1?3 dB(分貝)

9?2高速數(shù)字電路的差模輻射與控制

9?2?1差模輻射模型

9?2?2環(huán)路面積控制

9?2?3減少環(huán)路電流

9?3高速數(shù)字電路的共模輻射與控制

9?3?1共模輻射模型

9?3?2共模輻射的控制

9?4數(shù)字電路板的輻射噪聲與控制

9?4?1數(shù)字信號(hào)與諧波分量

9?4?2IC電源線的噪聲與控制

9?4?3來自PCB布局的輻射噪聲與控制

9?4?4來自電纜的輻射噪聲與控制

9?4?5屏蔽

9?5數(shù)字系統(tǒng)的輻射噪聲與控制

9?5?1系統(tǒng)中需要進(jìn)行降噪處理的點(diǎn)

9?5?2LCD面板的降噪措施

9?5?3機(jī)箱的降噪措施

9?5?4DC電源線的降噪措施

9?5?5總線上的降噪措施

9?5?6GND的降噪措施

9?5?7USB線上的降噪措施

9?5?8外部插卡的降噪措施

9?5?9DC電源輸入端的降噪措施

9?5?10接口電纜端口的降噪措施

9?5?11LVDS電纜連接部分的降噪措施

9?5?12時(shí)鐘線的降噪措施

9?6AC電源線的降噪處理

9?6?1AC電源線上存在差模噪聲與共模噪聲

9?6?2AC電源線降噪處理用的共模扼流線圈

9?6?3AC電源線降噪處理用的混合扼流線圈

9?6?4開關(guān)電源的AC電源線降噪處理措施

第10章高速信令標(biāo)準(zhǔn)

10?1高速信令標(biāo)準(zhǔn)簡(jiǎn)介

10?1?1噪聲容限

10?1?2建立時(shí)間和保持時(shí)間

10?1?3最高時(shí)鐘頻率

10?2GTL系列

10?2?1BTL

10?2?2GTL

10?2?3GTLP

10?2?4Intel GTL+和AGTL+

10?2?5GTLP背板設(shè)計(jì)示例

10?3LVDS

10?3?1LVDS標(biāo)準(zhǔn)

10?3?2LVDS信號(hào)傳輸

10?3?3LVDS的配置

10?3?4增強(qiáng)型電流驅(qū)動(dòng)的總線LVDS

10?3?5LVDS PCB布線的一般原則

10?3?6LVDS的PCB走線

10?3?7LVDS的PCB過孔

10?4HSTL

10?4?1HSTL的供電電壓和邏輯電平

10?4?2HSTL的輸出緩沖器類型

10?5SSTL

10?5?1SSTL標(biāo)準(zhǔn)

10?5?2SSTL_3

10?5?3SSTL_2

10?5?4SSTL_18

10?6ECL

10?6?1ECL簡(jiǎn)介

10?6?2ECL的輸入/輸出結(jié)構(gòu)

10?6?3ECL的端接電路

10?6?4ECL電源和地平面的隔離

10?7CML

10?7?1CML簡(jiǎn)介

10?7?2CML驅(qū)動(dòng)器和接收器的連接方式

10?8不同高速信令標(biāo)準(zhǔn)之間的直流耦合

10?8?1LVPECL直流耦合電路

10?8?2LVDS直流耦合電路

10?8?3CML直流耦合電路

10?8?4HSTL直流耦合電路

10?8?5PECL直流耦合電路

10?9不同高速信令標(biāo)準(zhǔn)之間的交流耦合

10?9?1LVPECL交流耦合電路

10?9?2LVDS交流耦合電路

10?9?3CML交流耦合電路

10?9?4HSTL交流耦合電路

10?9?5NECL交流耦合電路

參考文獻(xiàn)

書 名: Xilinx FPGA數(shù)字電路設(shè)計(jì)

出版時(shí)間: 2012年1月1日

開本: 16開

定價(jià): 85.00元