邏輯電路門電路

簡單的邏輯電路通常是由門電路構成，也可以用三極管來制作，例如，一個NPN三極管的集電極和另一個NPN三極管的發(fā)射極連接，這就可以看作是一個簡單的與門電路，即:當兩個三極管的基極都接高電平的時候，電路導通，而只要有一個不接高電平，電路就不導通。

常見的門電路如下所示:

非門:利用內部結構，使輸入的電平變成相反的電平，高電平(1)變低電平(0)，低電平(0)變高電 平(1)。

與門:利用內部結構，使輸入兩個高電平(1)，輸出高電平(1)，不滿足有兩個高電平(1)則輸出低電平(0)。

或門:利用內部結構，使輸入至少一個輸入高電平(1)，輸出高電平(1)，不滿足有兩個低電(0)輸出高電平(1)

與非門:利用內部結構，使輸入至多一個輸入高電平(1)，輸出高電平(1)，不滿足有兩個高電平(1)輸出高電平(1)。

或非門:利用內部結構，使輸入兩個輸入低電平(0)，輸出高電平(1)，不滿足有至少一個高電平(1)輸出高電平(1)。

異或門:當輸入端同時處于低電平(0)或高電平(1)時，輸出端輸出低電平(0)，當輸入端一個為高電平(1)，另一個為低電平時(0)，輸出端輸出高電平(1)。

同或門:當輸入端同時輸入低電平(0)或高電平(1)時，輸出端輸出高電平(1)，當輸入端一個為高電平(1)，另一個為低電平時(0)，輸出端輸出低電平(0)。

邏輯電路是指完成邏輯運算的電路。這種電路，一般有若干個輸入端和一個 或幾個輸出端，當輸入信號之間滿足某一特定邏輯關系時，電路就開通，有輸 出;否則，電路就關閉，無輸出。所以，這種電路又叫邏輯門電路，簡稱門電路。

主要包括內容有數字電子技術(幾種邏輯電路)、門電路基礎(半導體特性，分立元件、TTL集成電路CMOS集成門電路)、組合邏輯電路(加法器、編碼器、譯碼器等集成邏輯功能)時序邏輯電路(計數器、寄存器)以及數模和模數轉換。

邏輯電路是執(zhí)行基本邏輯操作的電路，它們在電子數字計算機中被大量運用。這些基本的邏輯操作是"與"、"或"、"非"以及由它們組成的復合動作。邏輯電路按其工作性質可分為組合電路和時序電路兩大類。

任何時刻輸出信號的邏輯狀態(tài)僅取決于該時刻輸入信號的邏輯狀態(tài)，而與輸入信號和輸出信號過去狀態(tài)無關的邏輯電路。由于組合邏輯電路的輸出邏輯狀態(tài)與電路的歷史情況無關，所以它的電路中不包含記憶性電路或器件。門電路是組合邏輯電路的基本單元。當前組合邏輯電路都已制成標準化、系列化的中、大規(guī)模集成電路可供選用。

任何時刻的輸出狀態(tài)不僅與該時刻的輸入有關，而且還與電路歷史狀態(tài)有關的一種數字邏輯電路。時序邏輯電路具有記憶輸入信息的功能，由于它的引入使得數字系統(tǒng)的應用大大增強。常用的有計數器、寄存器和脈沖順序分配器等。

也可以按照原件對邏輯電路進行分類，例如:電阻-晶體管邏輯電路、二極管-晶體管邏輯電路、發(fā)射極功能邏輯電路、發(fā)射極耦合邏輯電路、高閾值邏輯電路、集成注入邏輯電路、晶體管-晶體管邏輯電路。

在asic設計和pld設計中組合邏輯電路設計的最簡化是很重要的，在設計時常要求用最少的邏輯門或導線實現。在asic設計和pld設計中需要處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。與邏輯表示只有在決定事物結果的全部條件具備時，結果才發(fā)生的因果關系。輸出變量為1的某個組合的所有因子的與表示輸出變量為1的這個組合出現、所有輸出變量為0的組合均不出現，因而可以表示輸出變量為1的這個組合。

組合邏輯電路的分析分以下幾個步驟:

(1)有給定的邏輯電路圖，寫出輸出端的邏輯表達式;

(2)列出真值表;

(3)通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。

時序邏輯電路是數字邏輯電路的重要組成部分,時序邏輯電路又稱時序電路,主要由存儲電路和組合邏輯電路兩部分組成。它和我們熟悉的其他電路不同,其在任何一個時刻的輸出狀態(tài)由當時的輸入信號和電路原來的狀態(tài)共同決定,而它的狀態(tài)主要是由存儲電路來記憶和表示的。同時時序邏輯電路在結構以及功能上的特殊性,相較其他種類的數字邏輯電路而言,往往具有難度大、電路復雜并且應用范圍廣的特點。

在數字電路通常分為組合邏輯電路和時序邏輯電路兩大類，組合邏輯電路的有關內容在前面的章節(jié)里已經作了介紹，組合邏輯電路的特點是輸入的變化直接反映了輸出的變化，其輸出的狀態(tài)僅取決于輸入的當前的狀態(tài)，與輸入、輸出的原始狀態(tài)無關，而時序電路是一種輸出不僅與當前的輸入有關，而且與其輸出狀態(tài)的原始狀態(tài)有關，其相當于在組合邏輯的輸入端加上了一個反饋輸入，在其電路中有一個存儲電路，其可以將輸出的狀態(tài)保持住，我們可以用下圖的框圖來描述時序電路的構成。

從上面的圖上可以看出，其輸出是輸入及輸出前一個時刻的狀態(tài)的函數，這時就無法用組合邏輯電路的函數表達式的方法來表示其輸出函數表達式了，在這里引入了現態(tài)(Present state)和次態(tài)(Next State)的概念,當現態(tài)表示現在的狀態(tài)(通常用Qn來表示)，而次態(tài)表示輸入發(fā)生變化后其輸出的狀態(tài) (通常用Qn 1表示)，那么輸入變化后的輸出狀態(tài)表示為

Qn 1=f(X,Qn)

其中:X為輸入變量。

下面通過兩個波形圖來幫助建立時序電路中存儲器的概念:

從上圖a圖中可以看出，其圖中有四段輸入RS都為0的情況，但其輸出Q的狀態(tài)不同，這取決于輸出的原始狀態(tài);而b圖中的輸入與圖a相同，但多了一個CP，這時輸出Q不僅取決于輸入RS、輸出Q的原始狀態(tài)，而且取決CP的狀態(tài)，僅當CP為高電平時，輸入的狀態(tài)才能影響輸出的狀態(tài)。通常將上面的兩種類型分為兩種形式的存儲器電路:鎖存器(Latch)和觸發(fā)器(Flip-flop)，其兩者的區(qū)別在于其輸出狀態(tài)的變化是否取決于CP(時鐘脈沖Clock Pulse)。將圖a所有的電路稱為鎖存器，而b圖所示的電路稱為觸發(fā)器電路。

時序邏輯電路的特點:任意時刻的輸出不僅取決于該時刻的輸入，而且還和電路原來的狀態(tài)有關，所以時序電路具有記憶功能。