互補通道晶體管邏輯(CPL)或差分通道晶體管邏輯是具有某些優(yōu)點的一個邏輯家族。它通常用于多路選擇器與門閂。
互補通道晶體管邏輯使用串聯(lián)的晶體管來在可能的反相的邏輯輸出值之間選擇,被選擇的輸出驅(qū)動一個反相器來產(chǎn)生一個非反相的輸出信號。反相的輸入與非反相的輸入都需要用于驅(qū)動通道晶體管的門控制端。
它使用減少冗余晶體管的方法,減少了用于制作不同邏輯門的所需的晶體管數(shù)量。 晶體管作為開關(guān)用于導(dǎo)通電路節(jié)點之間邏輯電平,而不是作為與電壓源直接連接的開關(guān). 此減少了有源器件的數(shù)量, 但有一個缺點即輸出電平可能不會再高于輸入電平。每一個串聯(lián)的晶體管使得輸出電壓低于輸入電壓。如果幾個器件在邏輯路徑中串聯(lián),一般都需要一個傳統(tǒng)的門去恢復(fù)信號電壓到滿值;而作為對比, 傳統(tǒng)的CMOS邏輯總是作為電源軌道的晶體管開關(guān),故邏輯電平在串聯(lián)中不會減少。
既然因為輸入信號與輸出信號之間少了一些分隔,設(shè)計者必須注意評估一些意外的電路路徑的影響。為了使設(shè)計正確工作,設(shè)計規(guī)則限制了電路的安排,所以可以避免一些隱蔽的路徑、電荷分享、與低速的開關(guān)。仿真的電路可能需要去保證足夠的性能。
雙通道晶體管邏輯同時使用N與P管道的晶體管,對每個功能塊都使用雙邏輯路徑,來減少某些需要用于產(chǎn)生互補通道晶體管邏輯的反相器。同時,因為它的高速(輸入電容低),所以它驅(qū)動負(fù)載的能力有限。
晶體管(transistor)是一種固體半導(dǎo)體器件,可以用于檢波、整流、放大、開關(guān)、穩(wěn)壓、信號調(diào)制和許多其它功能。晶體管作為一種可變開關(guān),基于輸入的電壓,控制流出的電流,開關(guān)速度可以非常之快,在實驗室...
只用一種載流子進行導(dǎo)電的晶體管稱為單極型晶體管。
晶體管是統(tǒng)稱。三極管是其中一種,三極管是雙極型晶體管,體積較大,電流也較大。你說看到的三極管是分離原件,內(nèi)部芯片也是很小的,一般在1平方毫米至5平方毫米,其他的是外殼,分離原件相對集成電路來說功率是大...
靜態(tài)與動態(tài)類型的通道晶體管邏輯,有對于速度、耗能、低壓應(yīng)用,各有不同的屬性。當(dāng)集成電路的供電電壓下降,通道晶體管邏輯的缺點變得越來越明顯。閾電壓相對供電電壓顯得更大,嚴(yán)重限制了連續(xù)級的數(shù)量。因為互補輸入經(jīng)常需用用于控制通道晶體管,故還需要而外的邏輯級。 2100433B
格式:pdf
大?。?span id="vylebx2" class="single-tag-height">135KB
頁數(shù): 未知
評分: 4.7
S波段500WRF器件2729GN~500越于碳化硅襯底氮化鎵(GaN on SiC)技術(shù),新器件瞄準(zhǔn)大功率空中交通管制機場監(jiān)視雷達(dá)(ASR)應(yīng)用,ASR用于監(jiān)視和控制在機場大約100英里范圍的飛機。
在早期探索提高 TTL邏輯電路"與非"門開關(guān)速度的過程中,只是采取兩方面的措施:①降低電路中的阻值,因為降低阻值可增加驅(qū)動電流??s小電路所占的芯片面積,寄生電容也因之減小;②輸出級上推拉管和二極管改為射極跟隨器連接法,使TTL"與非"門邏輯電路開關(guān)速度成倍提高。但是在進一步探索提高電路速度時,發(fā)現(xiàn)晶體管多余載流子的存儲效應(yīng)是一個重要障礙。這些多余載流子的產(chǎn)生,是由于過驅(qū)動電流導(dǎo)致晶體管進入飽和狀態(tài),多余的載流子又來不及復(fù)合消失,勢必存儲在晶體管區(qū)內(nèi)。為了進一步提高開關(guān)速度,只有設(shè)法使晶體管處于臨界飽和狀態(tài),避免對晶體管過驅(qū)動才有可能消除和避免多余載流子的存儲效應(yīng)。因此,60年代末至70年代初期,開始在TTL集成電路中采用肖特基勢壘二極管,將其并接在電路晶體管的基極和集電極上,終于把電路存儲時間大大縮短。TTL電路"與非"門開關(guān)速度進入超高速范圍,使帶有肖特基勢壘二極管的晶體管的開關(guān)時間可縮短到1納秒左右。
TTL電路按用途區(qū)分,還包括一些特殊用途的電路,如普通常用的基本門、功率門或驅(qū)動器、集電極開路門、抗輻照基本門和三態(tài)輸出基本門。
晶體管-晶體管邏輯電路發(fā)展
第一代TTL邏輯電路"與非"門 它的線路結(jié)構(gòu)(圖2)有輸入級、分相級和輸出級。輸入級采用多發(fā)射極晶體管,輸出級采用簡單的推拉輸出(包括上推拉管T4、下推拉管T5和一個二極管)。雙極型集成電路從 DTL電路演變到 TTL電路的第一代"與非"門,僅改進了上述兩點就使開關(guān)速度比DTL邏輯電路高5~10倍,同時也減小了電路功耗。這些改進大大促進了雙極型集成電路的發(fā)展。對于第一代"與非"門,只要改變元件參數(shù)就能保持線路結(jié)構(gòu)不變而得到不同等級的速度功耗乘積的門電路系列產(chǎn)品。
TTL電路輸入端采用多發(fā)射極晶體管,不再象DTL電路輸入端二極管組與電平位移二極管那樣彼此孤立。多發(fā)射極晶體管具有較大的正向電流放大系數(shù)和較小的反向電流放大系數(shù)。電路處于轉(zhuǎn)換過程中,當(dāng)輸入端為低電平時,較大的正向電流放大系數(shù)能抽出較大的電流,使原來存儲的多余載流子很快消失;當(dāng)輸入端是高電平時,較小的反向電流放大系數(shù),使多發(fā)射極晶體管的反向漏電流最小,不致影響前一級高電平輸出。采用多發(fā)射極晶體管時,在多發(fā)射極之間須避免出現(xiàn)交叉漏電流。
電路輸出級采用推拉輸出,有助于減小電路功耗和提高開關(guān)速度。輸出上推拉管 T4和二極管D代替原輸出管T5負(fù)載電阻,構(gòu)成一個能自動調(diào)節(jié)阻值的負(fù)載,使電路只在轉(zhuǎn)換過程的瞬間輸出級才有功耗。
第二代 TTL電路"與非"門 輸出級上推拉管改用射極跟隨器形式(圖3)。如果射極跟隨器的T3管集電極并接T4管集電極,可改變?yōu)榈诙倪M型形式,即輸出級上推拉管采用達(dá)林頓對管(T3、T4)連接。達(dá)林頓對管連接減小了連線距離。對管可看成為一個晶體管,其電流放大系數(shù)是兩個晶體管放大系數(shù)的乘積。對管的輸入阻抗是對管中前一晶體管的電流放大系數(shù)β1與后一晶體管的輸入阻抗的乘積。
第三代 TTL電路"與非"門 采用肖特基勢壘二極管使線路抗飽和,電路開關(guān)速度提高到超高速范圍,每級門的信號傳遞延遲時間約在3~5納秒。改進之二是在輸出管T5的基極回路增加了晶體管分流器 (圖4),分流器是把線路上原來的無源元件電阻,改為有源元件晶體管T6和電阻R3、R6。這種結(jié)構(gòu)有時也稱為有源拉開網(wǎng)絡(luò)。晶體管分流器參數(shù)的選擇依電阻R3、R6的不同比值而定,分為飽和型、非飽和型和淺飽和型三種型式。
飽和型晶體管分流器要求R3<R6(如R3=0.5R6),T6管即能進入飽和區(qū)。因為當(dāng)"與非"門T5管截止時,晶體管分流器可為T5管提供一個低阻的抽出電流的分流回路,有利于T5管截止,提高開關(guān)速度。
非飽和型晶體管分流器是指R6=0。這時,T6管工作在線性區(qū)域,不論T5管在通導(dǎo)過程中還是轉(zhuǎn)向截止,這種分流器對提高電路開關(guān)速度的能力都是有限的。
淺飽和型晶體管分流器要求R3>R6(在一般情況下,取R6=0.5R3),使電路處于飽和邊緣,從而獲得高速開關(guān)能力。因此,在高速開關(guān)電路中,一般采用淺飽和型晶體管分流器。
邏輯門是在集成電路上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進制當(dāng)中的1和0,從而實現(xiàn)邏輯運算。常見的邏輯門包括“與”閘,“或”閘,“非”閘,“異或”閘(也稱:互斥或)等等。
邏輯門是組成數(shù)字系統(tǒng)的基本結(jié)構(gòu),通常組合使用實現(xiàn)更為復(fù)雜的邏輯運算。一些廠商通過邏輯門的組合生產(chǎn)一些實用、小型、集成的產(chǎn)品,例如可編程邏輯器件等。