指令譯碼器譯碼器

譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為:變量譯碼和顯示譯碼兩類。

變量譯碼:一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和8421BCD碼譯碼兩類。

顯示譯碼:主要解決二進(jìn)制數(shù)顯示成對應(yīng)的十、或十六進(jìn)制數(shù)的轉(zhuǎn)換功能，一般其可分為驅(qū)動LED和驅(qū)動LCD兩類。

譯碼是編碼的逆過程，在編碼時(shí)，每一種二進(jìn)制代碼，都賦予了特定的含義，即都表示了一個(gè)確定的信號或者對象。把代碼狀態(tài)的特定含義"翻譯"出來的過程叫做譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器?；蛘哒f，譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號，以表示其原來含義的電路。

根據(jù)需要，輸出信號可以是脈沖，也可以是高電平或者低電平。

計(jì)算機(jī)指令通常由操作碼和地址碼兩部分組成:

操作碼:指明計(jì)算機(jī)執(zhí)行的某種操作的性質(zhì)和功能;

地址碼:指出被操作的數(shù)據(jù)(簡稱操作數(shù))存放在何處，即指明操作數(shù)地址，有的指令格式允許其他地址碼部分就是操作數(shù)本身。

計(jì)算機(jī)執(zhí)行指令時(shí)，從內(nèi)存中取出的一條指令經(jīng)數(shù)據(jù)總線送往指令寄存器中。指令的操作碼被送到指令譯碼器中譯碼，地址碼則送到地址形成部件。地址形成部件根據(jù)指令特征將地址碼形成有效地址，送往主存的地址寄存器。對于轉(zhuǎn)移指令，要將形成的有效轉(zhuǎn)移地址送往程序計(jì)數(shù)器中，實(shí)現(xiàn)程序的轉(zhuǎn)移。操作控制器根據(jù)指令譯碼器對于指令操作碼的譯碼，產(chǎn)生出實(shí)現(xiàn)指令功能所需要的全部動作的控制信號。這些控制信號按照一定的時(shí)間順序發(fā)往各個(gè)部件，控制各部件的動作。

控制器的作用是控制和協(xié)調(diào)整個(gè)計(jì)算機(jī)的動作控制通常需要程序計(jì)數(shù)器(PC)、指令寄存器(IR)、指令譯碼器(ID)、定時(shí)與控制電路以及脈沖源、中斷等共同完成?？刂破饔?指令寄存器Instruction Register、指令譯碼器Instruction Decoder、定時(shí)與控制電路Programmable Logic Array、程序計(jì)數(shù)器Program Counter、標(biāo)志寄存器Flags Register、堆棧和堆棧指針Stack Pointer、寄存器組等構(gòu)成。

CPU可以向控制器發(fā)送多種不同的命令，設(shè)備控制器應(yīng)能接收并識別這些命令。為此，在控制器中應(yīng)具有相應(yīng)的控制寄存器，用來存放接收的命令和參數(shù)，并對所接收的命令進(jìn)行譯碼。例如，磁盤控制器可以接收CPU發(fā)來的Read、Write、Format等15條不同的命令，而且有些命令還帶有參數(shù);相應(yīng)地，在磁盤控制器中有多個(gè)寄存器和命令譯碼器等。

這是指實(shí)現(xiàn)CPU與控制器之間、控制器與設(shè)備之間的數(shù)據(jù)交換。對于前者，是通過數(shù)據(jù)總線，由CPU并行地把數(shù)據(jù)寫入控制器，或從控制器中并行地讀出數(shù)據(jù);對于后者，是設(shè)備將數(shù)據(jù)輸入到控制器，或從控制器傳送給設(shè)備。為此，在控制器中須設(shè)置數(shù)據(jù)寄存器。

控制器應(yīng)記下設(shè)備的狀態(tài)供CPU了解。例如，僅當(dāng)該設(shè)備處于發(fā)送就緒狀態(tài)時(shí)，CPU才能啟動控制器從設(shè)備中讀出數(shù)據(jù)。為此，在控制器中應(yīng)設(shè)置一狀態(tài)寄存器，用其中的每一位來反映設(shè)備的某一種狀態(tài)。當(dāng)CPU將該寄存器的內(nèi)容讀入后，便可了解該設(shè)備的狀態(tài)。

就像內(nèi)存中的每一個(gè)單元都有一個(gè)地址一樣，系統(tǒng)中的每一個(gè)設(shè)備也都有一個(gè)地址，而設(shè)備控制器又必須能夠識別它所控制的每個(gè)設(shè)備的地址。此外，為使CPU能向(或從)寄存器中寫入(或讀出)數(shù)據(jù)，這些寄存器都應(yīng)具有唯一的地址。例如，在IB-MPC機(jī)中規(guī)定，硬盤控制器中各寄存器的地址分別為320~32F之一?？刂破鲬?yīng)能正確識別這些地址，為此，在控制器中應(yīng)配置地址譯碼器。

由于I/O設(shè)備的速率較低而CPU和內(nèi)存的速率卻很高，故在控制器中必須設(shè)置一緩沖器。在輸出時(shí)，用此緩沖器暫存由主機(jī)高速傳來的數(shù)據(jù)，然后才以I/O設(shè)備所具有的速率將緩沖器中的數(shù)據(jù)傳送給I/O設(shè)備;在輸入時(shí)，緩沖器則用于暫存從I/O設(shè)備送來的數(shù)據(jù)，待接收到一批數(shù)據(jù)后，再將緩沖器中的數(shù)據(jù)高速地傳送給主機(jī)。

設(shè)備控制器還兼管對由I/O設(shè)備傳送來的數(shù)據(jù)進(jìn)行差錯(cuò)檢測。若發(fā)現(xiàn)傳送中出現(xiàn)了錯(cuò)誤，通常是將差錯(cuò)檢測碼置位，并向CPU報(bào)告，于是CPU將本次傳送來的數(shù)據(jù)作廢，并重新進(jìn)行一次傳送。這樣便可保證數(shù)據(jù)輸入的正確性。