高速電路PCB設(shè)計與EMC技術(shù)分析第2版內(nèi)容簡介

高速電路具有的許多特點(diǎn)，給PCB設(shè)計帶來了電磁兼容、信號完整性、電源完整性等問題，《高速電路PCB設(shè)計與EMC技術(shù)分析(第2版)》基于常用的PCB設(shè)計軟件的應(yīng)用，詳細(xì)介紹了組成該系統(tǒng)的各個技術(shù)模塊的性能特點(diǎn)與連接技術(shù)。

《高速電路PCB設(shè)計與EMC技術(shù)分析(第2版)》從高速電路的特點(diǎn)出發(fā)，分析高速電路與低速電路的區(qū)別，進(jìn)而概括出高速電路所面臨的三大問題:電磁兼容、信號完整性和電源完整性。并對這些問題的來龍去脈及其危害做了詳細(xì)的分析;最后，通過具體的實(shí)例將這些問題的解決方法貫穿到高速電路PCB設(shè)計的全過程之中。

《高速電路PCB設(shè)計與EMC技術(shù)分析(第2版)》理論體系完整、內(nèi)容翔實(shí)、語言通俗易懂，實(shí)例具有很強(qiáng)的針對性和實(shí)用性，既可作為電子信息類專業(yè)的本科或?qū)？平滩?，也可供從事高速電路工程與應(yīng)用工作的科技人員參考。

上篇基礎(chǔ)篇

第1章高速電路設(shè)計概述

1.1高速信號

1.1.1高速的界定

1.1.2高速信號的頻譜

1.1.3集總與分布參數(shù)系統(tǒng)

1.2無源器件的高頻特性

1.2.1金屬導(dǎo)線和走線

1.2.2電阻

1.2.3電容

1.2.4電感和磁珠

1.3高速電路設(shè)計面臨的問題

1.3.1電磁兼容性

1.3.2信號完整性

1.3.3電源完整性

1.4本章小結(jié)

第2章電磁兼容基礎(chǔ)

2.1電磁兼容的基本概念

2.1.1電磁兼容性定義

.2.1.2電磁干擾模型

2.2電磁兼容的重要性

2.2.1軍事上的意義

2.2.2產(chǎn)品的市場準(zhǔn)入

2.2.3電磁泄露與信息安全

2.3電磁兼容標(biāo)準(zhǔn)化及認(rèn)證

2.3.1電磁兼容標(biāo)準(zhǔn)

2.3.2電磁兼容相關(guān)認(rèn)證

2.4電磁兼容設(shè)計

2.4.1系統(tǒng)工程方法

2.4.2結(jié)構(gòu)設(shè)計與emc

2.4.3接地技術(shù)

2.4.4濾波技術(shù)

2.4.5電磁屏蔽技術(shù)

2.5本章小結(jié)

第3章pcb上的電磁干擾

3.1pcb基礎(chǔ)知識

3.2pcb上的噪聲

3.2.1電源線上的噪聲

3.2.2地線上的噪聲

3.3pcb的電磁輻射

3.4元器件的電磁輻射

3.5典型案例1--晶振信號輻射造成靈敏度下降

3.6本章小結(jié)

第4章高速電路信號完整性

4.1信號完整性概述

4.1.1信號完整性問題

4.1.2高速電路信號完整性問題的分析工具

4.2傳輸線原理

4.2.1pcb中的傳輸線結(jié)構(gòu)

4.2.2傳輸線參數(shù)

4.2.3傳輸線模型

4.3時序分析

4.3.1傳播速度

4.3.2時序參數(shù)

4.3.3時序設(shè)計目標(biāo)和應(yīng)用舉例

4.4反射及阻抗匹配

4.4.1瞬態(tài)阻抗及反射

4.4.2反彈

4.4.3上升沿對反射的影響

4.4.4電抗性負(fù)載反射

4.5串?dāng)_

4.5.1串?dāng)_現(xiàn)象

4.5.2容性耦合和感性耦合

4.5.3串?dāng)_的模型描述

4.5.4串?dāng)_噪聲分析

4.5.5互連參數(shù)變化對串?dāng)_的影響

4.6本章小結(jié)

第5章信號完整性測量

5.1邏輯分析儀

5.1.1邏輯分析儀的工作原理

5.1.2采集

5.1.3存儲

5.1.4觸發(fā)

5.1.5分析

5.1.6使用邏輯分析儀

5.2示波器

5.2.1模擬示波器和數(shù)字示波器

5.2.2示波器的各個系統(tǒng)和控制

5.2.3示波器的關(guān)鍵指標(biāo)

5.3時域反射儀和阻抗測量

5.4本章小結(jié)

第6章高速電路電源完整性

6.1電源完整性問題概述

6.1.1芯片內(nèi)部開關(guān)噪聲

6.1.2芯片外部開關(guān)噪聲

6.1.3減小同步開關(guān)噪聲的其他措施

6.1.4同步開關(guān)噪聲總結(jié)

6.2電源分配網(wǎng)絡(luò)系統(tǒng)設(shè)計

6.2.1pcb電源分配系統(tǒng)

6.2.2電源模塊的模型

6.2.3去耦電容的模型

6.2.4電源/地平面對的模型

6.3本章小結(jié)

第7章去耦和旁路

7.1去耦和旁路特性

7.2去耦和旁路電路屬性參數(shù)

7.2.1能量儲存

7.2.2阻抗

7.2.3諧振

7.2.4其他特性

7.3電源層和接地層電容

7.4電容選擇舉例

7.4.1去耦電容的選擇

7.4.2大電容的選擇

7.4.3選擇電容的其他考慮因素

7.5集成芯片內(nèi)電容

7.6本章小結(jié)

下篇應(yīng)用篇

第8章高速電路pcb的布局和布線

8.1走線與信號回路

8.1.1pcb的走線結(jié)構(gòu)

8.1.2網(wǎng)絡(luò)、傳輸線、信號路徑和走線

8.1.3"地"、返回路徑、鏡像層和磁通最小化

8.2返回路徑

8.2.1返回電流的分布

8.2.2不理想的參考平面

8.2.3參考平面的切換

8.2.4地彈

8.3高速pcb的疊層設(shè)計

8.3.1多層板疊層設(shè)計原則

8.3.2盡量使用多層電路板

8.3.36層板疊層配置實(shí)例

8.4高速pcb的分區(qū)

8.4.1高速pcb的功能分割

8.4.2混合信號pcb的分區(qū)設(shè)計

8.5高速pcb的元件布局

8.5.1布線拓?fù)浜投私蛹夹g(shù)

8.5.2如何選擇端接方式

8.5.3端接的仿真分析

8.6高速pcb布線策略和技巧

8.6.1過孔的使用

8.6.2調(diào)整走線長度

8.6.3拐角走線

8.6.4差分對走線

8.6.5走線的3-w原則

8.7本章小結(jié)

第9章現(xiàn)代高速pcb設(shè)計方法及eda

9.1現(xiàn)代高速pcb設(shè)計方法

9.1.1傳統(tǒng)的pcb設(shè)計方法

9.1.2基于信號完整性分析的pcb設(shè)計方法

9.2高速互連仿真模型

9.2.1spice模型

9.2.2ibis模型

9.2.3verilog-ams

9.2.4三種模型的比較

9.2.5傳輸線模型

9.3常用pcb設(shè)計軟件

9.3.1protel

9.3.2orcad

9.3.3zukencr5000

9.3.4cadenceallegro系統(tǒng)互連設(shè)計平臺

9.3.5mentorgraphicspads

9.4本章小結(jié)

第10章powerlogic&powerpcb--高速電路設(shè)計

10.1pads軟件套裝

10.2powerlogic--原理圖設(shè)計

10.2.1powerlogic的用戶界面

10.2.2建立一個新的設(shè)計

10.2.3環(huán)境參數(shù)設(shè)置

10.2.4添加、刪除和復(fù)制元件

10.2.5pads元件庫與新元件的創(chuàng)建

10.2.6建立和編輯連線

10.2.7在powerlogic下的疊層設(shè)置

10.2.8在powerlogic下定義設(shè)計規(guī)則

10.2.9輸出網(wǎng)表到pcb

10.3powerpcb--版圖設(shè)計

10.3.1powerpcb的用戶界面

10.3.2設(shè)計準(zhǔn)備

10.3.3單位設(shè)置

10.3.4建立板邊框

10.3.5設(shè)置禁布區(qū)

10.3.6輸入網(wǎng)表

10.3.7疊層設(shè)計

10.3.8定義設(shè)計規(guī)則

10.3.9顏色設(shè)置

10.4元件布局

10.4.1準(zhǔn)備

10.4.2散開元器件

10.4.3設(shè)置網(wǎng)絡(luò)的顏色和可見性

10.4.4建立元件組合

10.4.5原理圖驅(qū)動布局

10.4.6放置連接器

10.4.7順序放置電阻

10.4.8使用查找

10.4.9極坐標(biāo)方式放置

10.4.10布局完成

10.5布線

10.5.1布線準(zhǔn)備

10.5.2幾種布線方式

10.5.3布線完成

10.6定義分割/混合平面層

10.6.1選擇網(wǎng)絡(luò)并指定不同的顯示顏色

10.6.2設(shè)置各層的顯示顏色和平面層的屬性

10.6.3定義平面層區(qū)域

10.6.4定義平面層的分隔

10.6.5灌注平面層

10.6.6初步完成pcb設(shè)計

10.7本章小結(jié)

第11章hyperlynx--信號完整性及emc分析

11.1hyperlynx軟件

11.2linesim--布線前仿真

11.2.1利用linesim進(jìn)行反射分析

11.2.2利用linesim進(jìn)行emc

11.2.3傳輸線損耗仿真

11.2.4利用linesim進(jìn)行串?dāng)_分析

11.3boardsim--布線后分析

11.3.1生成boardsim電路板

11.3.2boardsim的批處理板級分析

11.3.3boardsim的交互式仿真

11.3.4boardsim端接向?qū)?/p>

11.3.5boardsim串?dāng)_分析

11.4本章小結(jié)

第12章實(shí)例--基于信號完整性分析的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

12.1系統(tǒng)組成

12.1.1ad9430芯片簡介

12.1.2cpld芯片簡介

12.1.3usb2.0設(shè)備控制芯片--cy7c68013

12.1.4sdram

12.2基于信號完整性的系統(tǒng)設(shè)計過程

12.2.1原理圖的信號完整性設(shè)計

12.2.2pcb的信號完整性設(shè)計

12.3設(shè)計驗(yàn)證

12.3.1差分時鐘網(wǎng)絡(luò)仿真

12.3.2數(shù)據(jù)通道仿真

12.4本章小結(jié)

附錄a常用導(dǎo)體材料的特性參數(shù)

附錄b常用介質(zhì)材料的特性參數(shù)

附錄c變化表

附錄d國際單位的前綴

附錄e電磁兼容常用術(shù)語

附錄f我國的電磁兼容標(biāo)準(zhǔn)

參考文獻(xiàn)

·收起全部<<

第一篇基礎(chǔ)篇

第1章高速電路PCB概述

1.1高速信號

1.1.1高速的界定

1.1.2高速信號的頻譜

1.1.3高速電路與射頻電路的區(qū)別

1.2無源器件的射頻特性

1.2.1金屬導(dǎo)線和走線

1.2.2電阻

1.2.3電容

1.2.4電感和磁珠

1.3PCB基礎(chǔ)概念

1.4高速電路設(shè)計面臨的問題

1.4.1電磁兼容性

1.4.2信號完整性

1.4.3電源完整性

第2章高速電路電磁兼容

2.1電磁兼容的基本原理

2.1.1電磁兼容概述

2.1.2電磁兼容標(biāo)準(zhǔn)

2.1.3電磁兼容設(shè)計的工程方法

2.2電磁干擾

2.2.1電磁干擾概述

2.2.2電磁干擾的組成要素

2.3地線干擾與接地技術(shù)

2.3.1接地的基礎(chǔ)知識

2.3.2接地帶來的電磁兼容問題

2.3.3各種實(shí)用接地方法

2.3.4接地技術(shù)概要

2.4干擾濾波技術(shù)

2.4.1共模和差模電流

2.4.2干擾濾波電容

2.4.3濾波器的安裝

2.5電磁屏蔽技術(shù)

2.5.1電磁屏蔽基礎(chǔ)知識

2.5.2磁場的屏蔽

2.5.3電磁密封襯墊

2.5.4截止波導(dǎo)管

2.6PCB的電磁兼容噪聲

2.6.1PCB線路上的噪聲

2.6.2PCB的輻射

2.6.3PCB的元器件

2.7本章小結(jié)

第3章高速電路信號完整性

3.1信號完整性的基礎(chǔ)

3.1.1信號完整性問題

3.1.2高速電路信號完整性問題的分析工具

3.2傳輸線原理

3.2.1PCB中的傳輸線結(jié)構(gòu)

3.2.2傳輸線參數(shù)

3.2.3傳輸線模型

3.3時序分析

3.3.1傳播速度

3.3.2時序參數(shù)

3.3.3時序設(shè)計目標(biāo)和應(yīng)用舉例

3.4反射

3.4.1瞬態(tài)阻抗及反射

3.4.2反彈

3.4.3上升沿對反射的影響

3.4.4電抗性負(fù)載反射

3.5串?dāng)_

3.5.1串?dāng)_現(xiàn)象

3.5.2容性耦合和感性耦合

3.5.3串?dāng)_的模型描述

3.5.4串?dāng)_噪聲分析

3.5.5互連參數(shù)變化對串?dāng)_的影響

3.6本章小結(jié)

第4章高速電路電源完整性

4.1電源完整性問題概述

4.1.1芯片內(nèi)部開關(guān)噪聲

4.1.2芯片外部開關(guān)噪聲

4.1.3減小同步開關(guān)噪聲的其他措施

4.1.4同步開關(guān)噪聲總結(jié)

4.2電源分配網(wǎng)絡(luò)系統(tǒng)設(shè)計

4.2.1PCB電源分配系統(tǒng)

4.2.2電源模塊的模型

4.2.3去耦電容的模型

4.2.4電源/地平面對的模型

4.3本章小結(jié)

第5章去耦和旁路

5.1去耦和旁路特性

5.2去耦和旁路電路屬性參數(shù)

5.2.1能量儲存

5.2.2阻抗

5.2.3諧振

5.2.4其他特性

5.3電源層和接地層電容

5.4電容選擇舉例

5.4.1去耦電容的選擇

5.4.2大電容的選擇

5.4.3選擇電容的其他考慮因素

5.5集成芯片內(nèi)電容

5.6本章小結(jié)

第6章高速電路PCB的布局和布線

6.1走線與信號回路

6.1.1PCB的走線結(jié)構(gòu)

6.1.2網(wǎng)絡(luò)、傳輸線、信號路徑和走線

6.1.3"地"、返回路徑、鏡像層和磁通最小化

6.2返回路徑

6.2.1返回電流的分布

6.2.2不理想的參考平面

6.2.3參考平面的切換

6.2.4地彈

6.3高速PCB的疊層設(shè)計

6.3.1多層板疊層設(shè)計原則

6.3.2盡量使用多層電路板

6.3.36層板疊層配置實(shí)例

6.4高速PCB的分區(qū)

6.4.1高速PCB的功能分割

6.4.2混合信號PCB的分區(qū)設(shè)計

6.5高速PCB的元件布局

6.5.1布線拓?fù)浜投私蛹夹g(shù)

6.5.2如何選擇端接方式

6.5.3端接的仿真分析

6.6高速PCB布線策略和技巧

6.6.1過孔的使用

6.6.2調(diào)整走線長度

6.6.3拐角走線

6.6.4差分對走線

6.6.5走線的3?W原則

6.7本章小結(jié)

第二篇應(yīng)用篇

第7章現(xiàn)代高速PCB設(shè)計方法及EDA

7.1現(xiàn)代高速PCB設(shè)計方法

7.1.1傳統(tǒng)的PCB設(shè)計方法

7.1.2基于信號完整性分析的PCB設(shè)計方法

7.2高速互連仿真模型

7.2.1SPICE模型

7.2.2IBIS模型

7.2.3Verilog-AMS/VHDL-AMS模型

7.2.4三種模型的比較

7.2.5傳輸線模型

7.3常用PCB設(shè)計軟件

7.3.1Protel

7.3.2OrCAD

7.3.3ZUKENCR

7.3.4CadenceAllegro系統(tǒng)互連設(shè)計平臺

7.3.5MentorGraphicsPADS

7.4本章小結(jié)

第8章PowerLogic&PowerPCB--高速電路設(shè)計

8.1PADS軟件套裝

8.2PowerLogic--原理圖設(shè)計

8.2.1PowerLogic的用戶界面

8.2.2建立一個新的設(shè)計

8.2.3環(huán)境參數(shù)設(shè)置

8.2.4添加、刪除和復(fù)制元件

8.2.5PADS元件庫與新元件的創(chuàng)建

8.2.6建立和編輯連線

8.2.7在PowerLogic下的疊層設(shè)置

8.2.8在PowerLogic下定義設(shè)計規(guī)則

8.2.9輸出網(wǎng)表到PCB

8.3PowerPCB--版圖設(shè)計

8.3.1PowerPCB的用戶界面

8.3.2設(shè)計準(zhǔn)備

8.3.3單位設(shè)置

8.3.4建立板邊框

8.3.5設(shè)置禁布區(qū)

8.3.6輸入網(wǎng)表

8.3.7疊層設(shè)計

8.3.8定義設(shè)計規(guī)則

8.3.9顏色設(shè)置

8.4元件布局

8.4.1準(zhǔn)備

8.4.2散開元器件

8.4.3設(shè)置網(wǎng)絡(luò)的顏色和可見性

8.4.4建立元件組合

8.4.5原理圖驅(qū)動布局

8.4.6放置連接器

8.4.7順序放置電阻

8.4.8使用查找(Find)命令放置元件

8.4.9極坐標(biāo)方式放置(RadialPlacement)元件

8.4.10布局完成

8.5布線

8.5.1布線準(zhǔn)備

8.5.2幾種布線方式

8.5.3布線完成

8.6定義分割/混合平面層

8.6.1選擇網(wǎng)絡(luò)并指定不同的顯示顏色

8.6.2設(shè)置各層的顯示顏色和平面層的屬性

8.6.3定義平面層區(qū)域

8.6.4定義平面層的分隔

8.6.5灌注平面層

8.6.6初步完成PCB設(shè)計

8.7本章小結(jié)

第9章HyperLynx--信號完整性及EMC分析

9.1HyperLynx軟件

9.2LineSim--布線前仿真

9.2.1利用LineSim進(jìn)行反射分析

9.2.2利用LineSim進(jìn)行EMC/EMI分析

9.2.3傳輸線損耗仿真

9.2.4利用LineSim進(jìn)行串?dāng)_分析

9.3BoardSim--布線后分析

9.3.1生成BoardSim電路板

9.3.2BoardSim的批處理板級分析

9.3.3BoardSim的交互式仿真

9.3.4BoardSim端接向?qū)?/p>

9.3.5BoardSim串?dāng)_分析

9.4本章小結(jié)

第10章實(shí)例--基于信號完整性分析的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

10.1系統(tǒng)組成

10.1.1AD9430芯片簡介

10.1.2CPLD芯片簡介

10.1.3USB2.0設(shè)備控制芯片--CY7C

10.1.4SDRAM

10.2基于信號完整性的系統(tǒng)設(shè)計過程

10.2.1原理圖的信號完整性設(shè)計

10.2.2PCB的信號完整性設(shè)計

10.3設(shè)計驗(yàn)證

10.3.1差分時鐘網(wǎng)絡(luò)仿真

10.3.2數(shù)據(jù)通道仿真

10.4本章小結(jié)

附錄A常用導(dǎo)體材料的特性參數(shù)

附錄B常用介質(zhì)材料的特性參數(shù)

附錄C變化表

附錄D國際單位的前綴

參考文獻(xiàn)

本書理論體系完整、內(nèi)容翔實(shí)、語言通俗易懂，實(shí)例具有很強(qiáng)的針對性和實(shí)用性，既適用于電子信息類專業(yè)的本科或?qū)？平滩?，也可供從事高速電路工程與應(yīng)用工作的科技人員參考。