高速數(shù)字信號(hào)處理器結(jié)構(gòu)與系統(tǒng)

《高速數(shù)字信號(hào)處理器結(jié)構(gòu)與系統(tǒng)》全面介紹了數(shù)字信號(hào)處理器DSPs結(jié)構(gòu)特點(diǎn)、類型、原理、發(fā)展趨勢(shì)，DSPs系統(tǒng)硬件設(shè)計(jì)、組成、開(kāi)發(fā)和應(yīng)用，DSPs系統(tǒng)軟件編程、指令、開(kāi)發(fā)工具、程序優(yōu)化; 介紹了嵌入式處理系統(tǒng)技術(shù)、實(shí)時(shí)系統(tǒng)技術(shù)、高速數(shù)字電路設(shè)計(jì)與實(shí)現(xiàn); 最后給出了DSPs應(yīng)用實(shí)例。

第1章概述

1.1 數(shù)字信號(hào)處理技術(shù)

1.2 高速數(shù)字信號(hào)處理器的發(fā)展

1.2.1 數(shù)字信號(hào)處理器概況

1.2.2 DSPs簡(jiǎn)介

1.2.3 DSPs的特點(diǎn)

1.2.4 DSP的性能及其評(píng)估標(biāo)準(zhǔn)

1.2.5 現(xiàn)代DSPs的結(jié)構(gòu)

1.2.6 DSPs的發(fā)展趨勢(shì)

1.3 數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)

1.3.1 DSPs系統(tǒng)構(gòu)成

1.3.2 DSPs的選擇

1.3.3 高速數(shù)字電路設(shè)計(jì)

1.3.4 高速數(shù)字電路調(diào)試

參考文獻(xiàn)

第2章 數(shù)字信號(hào)處理器結(jié)構(gòu)

2.1 處理器

2.1.1 處理器構(gòu)成

2.1.2 復(fù)雜指令集和精簡(jiǎn)指令集處理器

2.1.3 高速數(shù)字信號(hào)處理器C6x系列的結(jié)構(gòu)

2.2 指令控制單元和流水線

2.2.1 指令控制單元

2.2.2 指令流水線

2.3 處理單元及數(shù)據(jù)通道

2.3.1 算術(shù)邏輯單元

2.3.2 TMS320C6000的功能單元和數(shù)據(jù)通路

2.4 總線和存儲(chǔ)器結(jié)構(gòu)

2.4.1 馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)

2.4.2 提高存儲(chǔ)器帶寬技術(shù)

2.4.3 存儲(chǔ)器的層次結(jié)構(gòu)

2.5 高速緩沖存儲(chǔ)器Cache

2.5.1 存儲(chǔ)系統(tǒng)原理

2.5.2 Cache存儲(chǔ)系統(tǒng)及其基本工作原理

2.5.3 Cache映射方式

2.5.4 Cache替換策略

2.5.5 Cache的性能分析

2.5.6 TMS320C64xDSPs的兩級(jí)Cache結(jié)構(gòu)

2.6 傳統(tǒng)DSPs結(jié)構(gòu)

2.7 VLIW結(jié)構(gòu)

2.8 SIMD結(jié)構(gòu)

2.8.1 處理器的Flynn分類

2.8.2 SIMD處理器結(jié)構(gòu)模型

2.8.3 ADSP21160和TigerSHARC的SIMD結(jié)構(gòu)

2.9 中斷機(jī)制

2.9.1 中斷類型和中斷信號(hào)

2.9.2 中斷響應(yīng)和控制

2.9.3 DSPs循環(huán)程序流控制

參考文獻(xiàn)

第3章 DSP軟件編程

3.1 指令系統(tǒng)

3.1.1 指令系統(tǒng)的基本概念

3.1.2 具有DSP特點(diǎn)的指令

3.1.3 TMS320C6000的指令系統(tǒng)

3.2 DSPs軟件開(kāi)發(fā)集成環(huán)境

3.2.1 概述

3.2.2 代碼開(kāi)發(fā)工具

3.2.3 代碼調(diào)試工具

3.2.4 實(shí)時(shí)操作系統(tǒng)(RTOS)

3.2.5 DSPs軟件開(kāi)發(fā)環(huán)境中的其他工具

3.3 DSPs軟件開(kāi)發(fā)工具

3.3.1 DSPs軟件開(kāi)發(fā)流程

3.3.2 優(yōu)化編譯器

3.3.3 匯編器

3.3.4 連接器

3.3.5 其他軟件工具

3.3.6 TMS320C6000代碼生成工具的應(yīng)用

3.4 DSPs程序的優(yōu)化

3.4.1 DSPs程序優(yōu)化的基礎(chǔ)

3.4.2 DSPs匯編程序優(yōu)化

3.4.3 DSPsC程序優(yōu)化

3.5 DSPs軟件的開(kāi)發(fā)與調(diào)試

3.5.1 DSPs軟件的模塊

3.5.2 MATLAB?DSPs軟件開(kāi)發(fā)

3.5.3 DSPs數(shù)據(jù)傳輸軟件的開(kāi)發(fā)

3.5.4 實(shí)時(shí)嵌入式DSPs軟件調(diào)試

參考文獻(xiàn)

第4章 實(shí)時(shí)系統(tǒng)

4.1 實(shí)時(shí)系統(tǒng)概述

4.1.1 實(shí)時(shí)系統(tǒng)的可預(yù)測(cè)性

4.1.2 實(shí)時(shí)系統(tǒng)任務(wù)的分類

4.1.3 實(shí)時(shí)系統(tǒng)的模型

4.2 實(shí)時(shí)調(diào)度方法

4.2.1 時(shí)鐘驅(qū)動(dòng)方法

4.2.2 優(yōu)先級(jí)驅(qū)動(dòng)方法

4.2.3 加權(quán)輪轉(zhuǎn)方法

4.3 實(shí)時(shí)操作系統(tǒng)

4.3.1 DSP/BIOS

4.3.2 VxWorks

4.4 實(shí)時(shí)系統(tǒng)設(shè)計(jì)

參考文獻(xiàn)

第5章 數(shù)字信號(hào)處理器系統(tǒng)硬件設(shè)計(jì)

5.1 最小DSPs系統(tǒng)

5.1.1 最小配置DSPs系統(tǒng)和自加載

5.1.2 DSPs管腳和模式設(shè)置

5.2 CPU外部總線

5.2.1 CPU總線及訪問(wèn)時(shí)序

5.2.2 總線協(xié)議

5.2.3 直接存儲(chǔ)器訪問(wèn)DMA

5.3 模數(shù)轉(zhuǎn)換器ADC

5.3.1 離散化和數(shù)字化

5.3.2 ADC的性能指標(biāo)及其測(cè)試

5.3.3 ADC與DSPs的接口

5.4 DSPs存儲(chǔ)器接口設(shè)計(jì)

5.4.1 存儲(chǔ)器的組成和分類

5.4.2 永久存儲(chǔ)存儲(chǔ)器

5.4.3 靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM)

5.4.4 動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)

5.4.5 DSPs與存儲(chǔ)器接口設(shè)計(jì)

5.5 輸入/輸出接口

5.6 外設(shè)

5.6.1 定時(shí)器

5.6.2 多通道緩沖串口

5.6.3 主機(jī)接口

5.7 專用數(shù)字信號(hào)處理器技術(shù)

5.7.1 加法器結(jié)構(gòu)

5.7.2 乘法器結(jié)構(gòu)

5.7.3 除法

5.7.4 FFT處理器結(jié)構(gòu)

5.7.5 VLSI陣列處理技術(shù)

參考文獻(xiàn)

第6章 嵌入式處理系統(tǒng)

6.1 嵌入式計(jì)算系統(tǒng)概述

6.2 嵌入式處理系統(tǒng)設(shè)計(jì)

6.2.1 嵌入式系統(tǒng)設(shè)計(jì)流程

6.2.2 軟硬件協(xié)同設(shè)計(jì)

6.2.3 折中設(shè)計(jì)

6.3 并行計(jì)算機(jī)的組織結(jié)構(gòu)模型

6.4 嵌入式處理系統(tǒng)互連技術(shù)

6.4.1 分布式嵌入系統(tǒng)

6.4.2 互連拓?fù)浣Y(jié)構(gòu)簡(jiǎn)介

6.4.3 底板總線技術(shù)

6.4.4 點(diǎn)對(duì)點(diǎn)和交叉開(kāi)關(guān)網(wǎng)技術(shù)

6.4.5 新一代互連規(guī)范和技術(shù)

6.5 多DSP處理器系統(tǒng)

6.5.1 按功能劃分的串行多DSP處理器系統(tǒng)

6.5.2 按數(shù)據(jù)劃分的并行多DSP處理器系統(tǒng)

6.5.3 數(shù)據(jù)共享緊耦合簇多DSP處理器系統(tǒng)

6.5.4 數(shù)據(jù)鏈接分布式多DSP處理器系統(tǒng)

6.5.5 異構(gòu)分布式多處理器系統(tǒng)

參考文獻(xiàn)

第7章 高速數(shù)字電路的設(shè)計(jì)與實(shí)現(xiàn)

7.1 高速電路的特點(diǎn)

7.2 信號(hào)完整性

7.2.1 概述

7.2.2 傳輸線理論

7.2.3 反射及端接技術(shù)

7.2.4 串?dāng)_及其改善

7.2.5 地彈及其改善

7.3 電路的調(diào)試與測(cè)試

7.3.1 測(cè)試的基本概念

7.3.2 電路的可測(cè)性

7.3.3 JTAG測(cè)試電路

7.3.4 測(cè)量?jī)x器

7.4 電路板級(jí)設(shè)計(jì)

7.4.1 電路板級(jí)設(shè)計(jì)流程與仿真驗(yàn)證

7.4.2 用PADS軟件進(jìn)行電路板設(shè)計(jì)

7.4.3 電路板設(shè)計(jì)中EDA工具

7.4.4 電源和熱設(shè)計(jì)

參考文獻(xiàn)

第8章 C6000 DSPs處理器及其應(yīng)用舉例

8.1 C6000系列DSPs簡(jiǎn)介

8.1.1 C6000 DSPs的特點(diǎn)

8.1.2 C6000 DSPs的比較

8.1.3 C6000 DSPs的應(yīng)用

8.2 C6000的最小系統(tǒng)設(shè)計(jì)

8.2.1 功能設(shè)置

8.2.2 電源設(shè)計(jì)

8.2.3 時(shí)鐘設(shè)計(jì)

8.2.4 復(fù)位電路設(shè)計(jì)

8.2.5 JTAG電路設(shè)計(jì)

8.2.6 程序ROM設(shè)計(jì)

8.3 C6000應(yīng)用實(shí)例

8.3.1 數(shù)據(jù)采集預(yù)處理板

8.3.2 雙C6416并行信號(hào)處理板

8.3.3 基于CPCI的模塊化雷達(dá)信號(hào)處理機(jī)

參考文獻(xiàn)

縮略語(yǔ)表

信號(hào)與信息處理技術(shù)已廣泛應(yīng)用于軍事、通信、消費(fèi)類電子等領(lǐng)域，正成為各行業(yè)不可缺少的技術(shù)，是科研和工程技術(shù)人員必須掌握的技術(shù)之一?！陡咚贁?shù)字信號(hào)處理器結(jié)構(gòu)與系統(tǒng)》可作為通信與信息系統(tǒng)、信號(hào)與信息處理專業(yè)研究生及高年級(jí)本科生的數(shù)字信號(hào)處理技術(shù)課程教材，也可作為科研和工程技術(shù)人員進(jìn)行信號(hào)與信息處理系統(tǒng)設(shè)計(jì)的參考書(shū)。