本書較系統(tǒng)、全面、深入地介紹了高速電路信號(hào)完整性分析與設(shè)計(jì)的基本理論、概念、技術(shù)和應(yīng)用。全書共分12章,內(nèi)容包括:高速信號(hào)與高速電路的基本概念、高速信號(hào)完整性基本理論、高速邏輯電路分析、高速信號(hào)的反射分析、串?dāng)_分析、開關(guān)噪聲分析、時(shí)序分析、EMC分析、電源完整性分析、信號(hào)完整性仿真模型分析、高速電路差分線設(shè)計(jì)以及高速電路仿真設(shè)計(jì)實(shí)例等。本書配有免費(fèi)電子教學(xué)課件。
本書層次結(jié)構(gòu)清晰,內(nèi)容全面,敘述由淺入深,理論、分析與設(shè)計(jì)相結(jié)合,前后連貫。本書還將當(dāng)前高速信號(hào)環(huán)境下通信電子電路設(shè)計(jì)所面臨的具體問題,結(jié)合高速電路設(shè)計(jì)的基本理論和先進(jìn)的信號(hào)完整性仿真設(shè)計(jì)與分析工具,對電路設(shè)計(jì)中所涉及的信號(hào)完整性問題進(jìn)行重點(diǎn)闡述,充分反映了近年來高速電路設(shè)計(jì)的新理論、新方法、新技術(shù)和新應(yīng)用,可以幫助讀者盡快了解和跟蹤高速電路設(shè)計(jì)領(lǐng)域的最新發(fā)展。
本書可作為高等院校理工科電子科學(xué)與技術(shù)以及信息與通信類研究生和高年級(jí)本科生的教材及參考書,亦可作為從事通信與電子電路設(shè)計(jì)的工程技術(shù)人員學(xué)習(xí)和掌握高速電路設(shè)計(jì)與仿真分析的培訓(xùn)教材和參考書。
第1章 緒論(1)
1.1 高速數(shù)字電路與信號(hào)完整性的定義(2)
1.1.1 高速數(shù)字電路的定義(2)
1.1.2 信號(hào)完整性的定義(4)
1.2 高速數(shù)字電路設(shè)計(jì)研究的內(nèi)容(5)
1.2.1 高速邏輯電路(5)
1.2.2 信號(hào)完整性(6)
1.2.3 電磁兼容(7)
1.2.4 電源完整性(8)
1.2.5 高速仿真模型(8)
1.3 高速數(shù)字電路的設(shè)計(jì)流程(9)
1.3.1 傳統(tǒng)的數(shù)字電路設(shè)計(jì)流程(9)
1.3.2 基于信號(hào)完整性分析的高速數(shù)字電路設(shè)計(jì)方法(10)
1.4 高速數(shù)字電路仿真設(shè)計(jì)軟件(11)
1.4.1 Apsim仿真軟件包(11)
1.4.2 Mentor Graphics公司的Hyperlynx仿真軟件(12)
1.4.3 Mentor Graphics公司的ICX3.0仿真軟件(12)
1.4.4 CADENCE公司的SPECCTRAQuest仿真工具(13)
1.4.5 Ansoft公司的Swave仿真工具(13)
1.4.6 Zuken公司的Hot-Stage4工具(13)
1.5 高速數(shù)字電路的發(fā)展趨勢(14)
第2章 高速信號(hào)完整性的基本理論(15)
2.1 基本電磁理論(15)
2.1.1 麥克斯韋方程組(15)
2.1.2 傳輸線理論(16)
2.1.3 匹配理論(20)
2.2 高速電路基礎(chǔ)知識(shí)(24)
2.2.1 時(shí)間與頻率、時(shí)域與頻域(24)
2.2.2 時(shí)間和距離(26)
2.2.3 集總系統(tǒng)與分布系統(tǒng)(27)
2.2.4 帶寬與上升時(shí)間(27)
2.2.5 四種電抗(30)
2.3 信號(hào)完整性的基本概念(30)
本章小結(jié)(31)
思考題(32)
第3章 高速邏輯電路分析(33)
3.1 高速TTL電路(33)
3.1.1 三極管的動(dòng)態(tài)開關(guān)特性(33)
3.1.2 TTL基本電路的工作原理(34)
3.1.3 高速TTL的實(shí)現(xiàn)方式(36)
3.2 高速CMOS電路(39)
3.2.1 MOS管的開關(guān)特性(39)
3.2.2 CMOS基本電路(39)
3.2.3 CMOS電路的特性(42)
3.2.4 CMOS集成電路的特點(diǎn)(42)
3.2.5 CMOS電路輸入/輸出信號(hào)規(guī)則(43)
3.2.6 高速CMOS的實(shí)現(xiàn)方式(43)
3.2.7 CMOS電路的改進(jìn)型(44)
3.2.8 如何選擇TTL和CMOS器件(46)
3.3 ECL電路(46)
3.3.1 ECL器件原理及工作特性(46)
3.3.2 ECL發(fā)射極開路輸出結(jié)構(gòu)(50)
3.3.3 ECL電路的工作特點(diǎn)(51)
3.3.4 ECL電路中電容的影響(53)
3.3.5 ECL電路的設(shè)計(jì)原則(53)
3.3.6 PECL接口電路(55)
3.3.7 LVECL/ PECL/LVPECL電路比較(56)
3.4 LVDS器件與電路(57)
3.4.1 LVDS器件簡介(57)
3.4.2 LVDS器件的工作原理(57)
3.4.3 LVDS電路設(shè)計(jì)(58)
3.4.4 LVDS的特點(diǎn)(59)
3.4.5 LVDS的應(yīng)用模式(59)
3.4.6 LVDS系統(tǒng)的設(shè)計(jì)(59)
3.5 高速邏輯電路使用規(guī)則(60)
3.5.1 高速TTL的使用規(guī)則(60)
3.5.2 高速CMOS的使用條件(61)
3.5.3 LVDS設(shè)計(jì)注意的幾個(gè)問題(61)
本章小結(jié)(62)
思考題(63)
第4章 高速數(shù)字信號(hào)的反射分析(64)
4.1 信號(hào)反射的機(jī)理(64)
4.1.1 反射的基本概念(64)
4.1.2 網(wǎng)格圖和線性負(fù)載反射(66)
4.1.3 Bergeron圖和非線性負(fù)載反射(67)
4.1.4 欠載傳輸線(68)
4.1.5 過載傳輸線(68)
4.2 產(chǎn)生反射現(xiàn)象的因素(69)
4.2.1 上升時(shí)間對反射的影響(70)
4.2.2 串聯(lián)傳輸線的反射影響(70)
4.2.3 短分支傳輸線的反射影響(72)
4.2.4 容性分支在傳輸線中間引起的反射影響(72)
4.2.5 拐角和通孔的影響(74)
4.2.6 載重線的反射影響(75)
4.2.7 電感性間斷的影響(76)
4.3 抑制反射的一般方法(79)
4.3.1 單端端接技術(shù)(80)
4.3.2 多負(fù)載端接技術(shù)(84)
本章小結(jié)(86)
思考題(86)
第5章 高速信號(hào)的串?dāng)_分析(87)
5.1 串?dāng)_基本知識(shí)(87)
5.1.1 串?dāng)_的基本概念(87)
5.1.2 串?dāng)_的來源(88)
5.1.3 電感矩陣和電容矩陣(88)
5.1.4 均勻傳輸線的串?dāng)_(89)
5.2 串?dāng)_機(jī)理分析(90)
5.2.1 串?dāng)_引起的噪聲(90)
5.2.2 容性耦合與感性耦合(93)
5.2.3 近端串?dāng)_與遠(yuǎn)端串?dāng)_(95)
5.2.4 傳輸模式與串?dāng)_(97)
5.3 串?dāng)_的仿真分析(102)
本章小結(jié)(107)
思考題(108)
第6章 高速信號(hào)的開關(guān)噪聲分析(109)
6.1 同步開關(guān)噪聲的概念(109)
6.1.1 SSN噪聲及其影響(109)
6.1.2 地彈效應(yīng)(111)
6.2 同步開關(guān)噪聲分析(112)
6.2.1 同步開關(guān)噪聲的理論分析(112)
6.2.2 同步開關(guān)噪聲電路分析(115)
6.3 降低開關(guān)噪聲的電路設(shè)計(jì)(118)
6.3.1 去耦電容的使用(119)
6.3.2 驅(qū)動(dòng)電路的設(shè)計(jì)(122)
6.3.3 芯片封裝(125)
6.4 降低開關(guān)噪聲的板級(jí)措施(128)
6.4.1 板級(jí)抑制SSN措施的基本方法(128)
6.4.2 應(yīng)用二維PBG結(jié)構(gòu)抑制SSN(130)
6.5 降低開關(guān)噪聲的其他措施(132)
本章小結(jié)(133)
思考題(134)
第7章 高速信號(hào)的時(shí)序分析(135)
7.1 時(shí)序系統(tǒng)(135)
7.1.1 公共時(shí)鐘同步的時(shí)序分析(135)
7.1.2 源時(shí)鐘同步的時(shí)序分析(142)
7.1.3 其他總線數(shù)據(jù)傳輸技術(shù)(147)
7.2 時(shí)鐘器件(148)
7.2.1 時(shí)鐘樹(148)
7.2.2 時(shí)鐘緩沖器(151)
7.2.3 時(shí)鐘發(fā)生器(156)
7.3 時(shí)鐘抖動(dòng)(157)
7.3.1 時(shí)鐘抖動(dòng)的產(chǎn)生(157)
7.3.2 時(shí)鐘抖動(dòng)的應(yīng)用(159)
7.3.3 時(shí)鐘抖動(dòng)的影響(161)
7.3.4 時(shí)鐘抖動(dòng)的測量(161)
7.3.5 時(shí)鐘抖動(dòng)的診斷和抑制(163)
本章小結(jié)(164)
思考題(165)
第8章 高速信號(hào)的EMC分析(166)
8.1 電磁兼容中的接地技術(shù)(166)
8.1.1 概述(166)
8.1.2 接地的種類(166)
8.1.3 接地方式(167)
8.1.4 模擬電路與數(shù)字電路的接地(171)
8.1.5 接地電阻(172)
8.1.6 地線的設(shè)計(jì)(173)
8.2 電磁兼容中的屏蔽技術(shù)(173)
8.2.1 概述(173)
8.2.2 屏蔽的分類(174)
8.2.3 電磁屏蔽的設(shè)計(jì)(176)
8.2.4 印制電路板中的屏蔽(177)
8.2.5 屏蔽的設(shè)計(jì)原則(178)
8.3 電磁兼容中的濾波技術(shù)(178)
8.3.1 概述(178)
8.3.2 濾波器簡介(178)
8.3.3 電磁干擾(EMI)濾波器的基本概念(180)
8.3.4 EMI濾波器的使用方法(182)
8.3.5 兩種常用的EMI濾波器(184)
8.4 PCB中的電磁兼容(186)
本章小結(jié)(192)
思考題(193)
第9章 高速信號(hào)的電源完整性分析(194)
9.1 電源完整性概述(194)
9.1.1 電源完整性的相關(guān)概念(194)
9.1.2 電源噪聲的起因及危害(194)
9.2 電源分配系統(tǒng)設(shè)計(jì)(196)
9.2.1 電源分配系統(tǒng)的分類(196)
9.2.2 常用的兩種電源分配方案(198)
9.2.3 電源分配系統(tǒng)的阻抗設(shè)計(jì)(199)
9.2.4 電容在電源分配系統(tǒng)中的應(yīng)用(201)
9.2.5 電源/地平面對模型分析(205)
9.3 電路板中電源系統(tǒng)設(shè)計(jì)(209)
9.3.1 疊層對電源分配系統(tǒng)的影響(209)
9.3.2 幾種典型的疊層方案分析(212)
9.3.3 PCB上電源分配系統(tǒng)設(shè)計(jì)規(guī)則(213)
9.3.4 設(shè)計(jì)實(shí)例(215)
本章小結(jié)(217)
思考題(218)
第10章 信號(hào)完整性仿真分析模型(220)
10.1 Spice仿真模型原理與建模方法(220)
10.1.1 Spice模型概述(220)
10.1.2 Spice的功能和特點(diǎn)(220)
10.1.3 Spice模型的建模方法和不足(221)
10.2 IBIS仿真模型原理與建模方法(222)
10.2.1 IBIS模型概述(222)
10.2.2 IBIS模型的結(jié)構(gòu)(223)
10.2.3 IBIS模型語法(224)
10.2.4 IBIS模型的建立(231)
10.2.5 IBIS模型的驗(yàn)證方法(235)
10.2.6 IBIS模型與信號(hào)完整性分析(240)
本章小結(jié)(250)
思考題(250)
第11章 高速電路的差分線設(shè)計(jì)(252)
11.1 差分線的基本概念(252)
11.1.1 差分信號(hào)的定義(252)
11.1.2 差分和共模(253)
11.1.3 奇模和偶模(254)
11.1.4 差分對和差分阻抗(256)
11.2 差分信號(hào)的阻抗分析與計(jì)算(257)
11.2.1 無耦合時(shí)的差分阻抗(257)
11.2.2 耦合時(shí)的差分阻抗(258)
11.2.3 返回電流分布對阻抗的影響(262)
11.2.4 差分阻抗的計(jì)算(264)
11.3 差分信號(hào)設(shè)計(jì)中存在的問題及其解決方案(268)
11.3.1 差分線的端接(268)
11.3.2 差分信號(hào)的錯(cuò)位與失真(270)
11.3.3 差分線的輻射干擾(272)
11.3.4 干擾線對差分信號(hào)的影響(274)
11.3.5 返回路徑中的間隙(275)
11.3.6 緊密耦合與非緊密耦合的影響(276)
11.3.7 奇模狀態(tài)與偶模狀態(tài)的影響(277)
11.3.8 PCB中的差分走線原則(280)
本章小結(jié)(284)
思考題(285)
第12章 高速電路仿真設(shè)計(jì)實(shí)例(286)
12.1 仿真設(shè)計(jì)的可行性(286)
12.2 高速光纖收發(fā)模塊仿真設(shè)計(jì)與分析(287)
12.2.1 SFP光收發(fā)模塊的工作原理及設(shè)計(jì)要求(287)
12.2.2 SFP光收發(fā)模塊的PCB設(shè)計(jì)與仿真分析(288)
12.2.3 SFP光收發(fā)模塊的板級(jí)設(shè)計(jì)要求及板層設(shè)置(289)
12.2.4 SPF光收發(fā)模塊布局的確定及仿真分析(290)
12.2.5 SFP光收發(fā)模塊布線的仿真分析(291)
12.3 高速誤碼測試系統(tǒng)信號(hào)完整性仿真設(shè)計(jì)(295)
12.3.1 系統(tǒng)組成及工作原理(295)
12.3.2 PCB設(shè)計(jì)及信號(hào)完整性仿真分析(299)
12.4 FPGA實(shí)現(xiàn)高速誤碼測試的PCB仿真設(shè)計(jì)(306)
12.4.1 基于FPGA(FX100)的誤碼儀原理及硬件電路分析(306)
12.4.2 系統(tǒng)PCB設(shè)計(jì)及信號(hào)完整性仿真分析(312)
本章小結(jié)(318)
思考題(319)
參考文獻(xiàn)(320)2100433B
《大設(shè)計(jì)》無所不在。在會(huì)議室和戰(zhàn)場上;在工廠車間中也在超市貨架上;在自家的汽車和廚房中;在廣告牌和食品包裝上;甚至還出現(xiàn)在電影道具和電腦圖標(biāo)中。然而,設(shè)計(jì)卻并非只是我們?nèi)粘I瞽h(huán)境中的一種常見現(xiàn)象,它...
道路交通信號(hào)實(shí)景圖解的內(nèi)容簡介
《道路交通信號(hào)實(shí)景圖解》可供機(jī)動(dòng)車駕駛?cè)撕徒煌▍⑴c者學(xué)習(xí)參考。繼新的交通警察指揮手勢使用之后,國家標(biāo)準(zhǔn)《道路交通標(biāo)志和標(biāo)線》(GB5768-2009)于2009年7月1日施行。
本書分為上篇“平面構(gòu)成”和下篇“色彩構(gòu)成”兩個(gè)部分,每一部分的最后章節(jié)選編了一些本校歷年來學(xué)生的優(yōu)秀作品作為參考,圖文并茂、深入淺出。此外,本書最后部分附有構(gòu)成運(yùn)用范例及題型練習(xí),可供自考學(xué)生參考。本...
格式:pdf
大小:170KB
頁數(shù): 4頁
評(píng)分: 4.7
隨著封裝密度的增加和工作頻率的提高,MCM電路設(shè)計(jì)中的信號(hào)完整性問題已不容忽視。本文以檢測器電路為例,首先利用APD軟件實(shí)現(xiàn)電路的布局布線設(shè)計(jì),然后結(jié)合信號(hào)完整性分析,對電路布局布線結(jié)構(gòu)進(jìn)行反復(fù)調(diào)整,最后的SpectraQuest軟件仿真結(jié)果表明,改進(jìn)后的電路布局布線滿足信號(hào)完整性要求,同時(shí)保持較高的仿真精度。
格式:pdf
大?。?span id="hgq2pof" class="single-tag-height">170KB
頁數(shù): 8頁
評(píng)分: 4.5
信號(hào)完整性技術(shù)分析 學(xué)院:電氣學(xué)院 姓名:趙家謂 學(xué)號(hào): 3090504051 專業(yè):電子信息科學(xué)與技術(shù) 摘要 隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展, 信號(hào)完整性分析的應(yīng)用已經(jīng)成為 解決高速系統(tǒng)設(shè)計(jì)的唯一有效途徑。 借助功能強(qiáng)大的 Cadence公司 SpecctraQuest 仿真軟件,利用 IBIS 模型,對高速信號(hào)線進(jìn)行布局布線前信號(hào)完整性仿真分析 是一種簡單可行行的分析方法, 可以發(fā)現(xiàn)信號(hào)完整性問題, 根據(jù)仿真結(jié)果在信號(hào) 完整性相關(guān)問題上做出優(yōu)化的設(shè)計(jì),從而縮短設(shè)計(jì)周期。 本文概要地介紹了信號(hào)完整性 (SI)的相關(guān)問題,基于信號(hào)完整性分析的 PCB設(shè)計(jì) 方法,傳輸線基本理論, 詳盡的闡述了影響信號(hào)完整性的兩大重要因素 —反射和 串?dāng)_的相關(guān)理論并提出了減小反射和串?dāng)_得有效辦法。 討論了基于 SpecctraQucst 的仿真模型的建立并對仿真結(jié)果進(jìn)行了分析。 研究結(jié)果表明在高速電路
《信號(hào)完整性分析與設(shè)計(jì)》以高速PCB/封裝為主要研究對象,輔之以典型的仿真示例,深入闡明電路中信號(hào)完整性(SI)、電源完整性(PI)和電磁完整性(EMI)三類性能分析技術(shù)。內(nèi)容側(cè)重于引導(dǎo)對高速電路原理的感悟和理解,注重培養(yǎng)工程師們對高速設(shè)計(jì)的直覺把握。
《信號(hào)完整性分析與設(shè)計(jì)》以深入淺出的方式,從系統(tǒng)及電路的高速效應(yīng)出發(fā),對互連設(shè)計(jì)與完整性分析技術(shù)進(jìn)行全方位、多角度的透視;完整論述SI、PI和EMI間的相關(guān)機(jī)理和本質(zhì);著力揭示無源元件的物理及拓?fù)浣Y(jié)構(gòu)與復(fù)雜電氣性能之間的內(nèi)在聯(lián)系;附錄還介紹了高速信令和PI仿真技術(shù)。
書中介紹的技術(shù)可直接指導(dǎo)實(shí)際高速電路與系統(tǒng)的設(shè)計(jì)與分析,具有很強(qiáng)的工程實(shí)用性?!缎盘?hào)完整性分析與設(shè)計(jì)》的讀者覆蓋面廣,可以作為研究生學(xué)習(xí)廣義信號(hào)完整性的課程教材或參考書,也可以作為高速電路與系統(tǒng)設(shè)計(jì)師們的研發(fā)手冊與實(shí)踐指南。
《信號(hào)完整性分析與設(shè)計(jì)》為電子信息與電氣學(xué)科規(guī)劃教材·電子信息科學(xué)與工程類專業(yè)。
第一部分 信號(hào)完整性
第1章 高速電路與信號(hào)完整性
1.1 工藝進(jìn)步是高速化的引擎
1.2 高速電路的技術(shù)支點(diǎn)
1.2.1 高速I/O信令標(biāo)準(zhǔn)
1.2.2 中心平臺(tái)PCB
1.2.3 核心支點(diǎn)ASIC/FPGA
1.2.4 高速海量存儲(chǔ)器
1.3 高速電路的SI、PI和EMI
1.4 SI、PI和EMI協(xié)同設(shè)計(jì)
1.5 PDN影響SI
1.6 EMI的源頭設(shè)計(jì)策略
參考文獻(xiàn)第2章 高速互連設(shè)計(jì)基礎(chǔ)
2.1 電阻
2.1.1 互連線的電阻
2.1.2 單位長度電阻
2.1.3 方塊電阻
2.1.4 非均勻電流聚集下的電阻
2.1.5 高頻時(shí)的互連電阻
.2.2 電感
2.2.1 自感與互感
2.2.2 局部電感與回路電感
2.2.3 電感與地彈
2.2.4 方塊電感
2.2.5 非均勻電流聚集下的電感
2.2.6 趨膚效應(yīng)與擠近效應(yīng)
2.3 電容
2.3.1 電容的靜態(tài)/動(dòng)態(tài)定義
2.3.2 有效介電常數(shù)
2.3.3 單位長度電容
2.3.4 平面電容與去耦時(shí)間
2.4 傳輸線基礎(chǔ)
2.4.1 傳輸線方程
2.4.2 特性阻抗的近似計(jì)算
2.5 高速及高頻的概念
2.5.1 上升邊和邊沿率
2.5.2 上升邊的空間延伸
2.5.3 轉(zhuǎn)折頻率/信號(hào)帶寬
2.5.4 快邊沿率效應(yīng)
2.5.5 寄生效應(yīng)
2.5.6 高頻效應(yīng)
2.6 高速互連的表征
2.6.1 頻域:S參數(shù)
2.6.2 時(shí)域:眼圖
2.7 差分傳輸線
2.7.1 差分信號(hào)與差分對
2.7.2 奇模、偶模與差分阻抗
2.7.3 差分對的匹配
2.7.4 混模S參數(shù)
參考文獻(xiàn)
第3章 反射、串?dāng)_與同時(shí)開關(guān)噪聲
3.1 反射
3.1.1 反射原理
3.1.2 傳輸線匹配策略
3.1.3 典型不連續(xù)的反射分析
3.2 串?dāng)_
3.2.1 互容與互感
3.2.2 容性耦合與感性耦合
3.2.3 串?dāng)_的仿真及其對信號(hào)的影響
3.2.4 降低串?dāng)_的措施
3.3 同時(shí)開關(guān)噪聲
3.3.1 同時(shí)開關(guān)噪聲的成因
3.3.2 ΔI與SSN的建模仿真
3.4 小結(jié)
參考文獻(xiàn)
第4章 非理想互連的分析與設(shè)計(jì)
4.1 一般互連與非理想互連
4.1.1 常見的互連線結(jié)構(gòu)
4.1.2 非理想互連的協(xié)同分析
4.2 走線突變
4.3 過孔
4.3.1 過孔的返回路徑
4.3.2 過孔的種類
4.3.3 過孔的傳輸特性與平面諧振
4.3.4 過孔耦合
4.3.5 過孔返回路徑的分析與設(shè)計(jì)
4.3.6 微過孔工藝
4.4 參考平面不連續(xù)
4.4.1 參考平面不連續(xù)導(dǎo)致SI、PI和EMI問題
4.4.2 平面分割的權(quán)衡
4.5 連接器
4.5.1 連接器引入阻抗突變
4.5.2 為信號(hào)引腳分配緊鄰的返回路徑
4.5.3 連接器與PCB的連接
4.6 封裝
4.6.1 封裝工藝的進(jìn)步趨勢
4.6.2 改善性能的封裝設(shè)計(jì)
4.7 小結(jié)
參考文獻(xiàn)
第5章 非理想互連的建模與仿真
5.1 信號(hào)帶寬與上升邊
5.2 互連線的特性區(qū)域
5.2.1 集總區(qū)域
5.2.2 RC區(qū)域
5.2.3 LC區(qū)域
5.2.4 趨膚效應(yīng)區(qū)域
5.2.5 介質(zhì)損耗區(qū)域
5.2.6 波導(dǎo)色散區(qū)域
5.3 集總建模與寬帶建模
5.3.1 互連建模概述
5.3.2 集總建模
5.3.3 寬帶建模
5.4 基于TDR測量的走線突變建模
5.4.1 不連續(xù)的集總近似條件
5.4.2 阻抗曲線與電路拓?fù)?/p>
5.4.3 模型帶寬與入射信號(hào)上升邊
5.5 基于電流通路的過孔建模與仿真
5.5.1 過孔建模仿真概述
5.5.2 電源/地平面對的宏模型
5.5.3 單個(gè)完全切換過孔的建模仿真
5.5.4 多個(gè)完全切換過孔間耦合的建模仿真
5.5.5 部分切換過孔的建模仿真
5.5.6 包含短路孔或去耦電容器的過孔建模仿真
5.5.7 過孔建模仿真要點(diǎn)
5.6 小結(jié)
參考文獻(xiàn)
第6章 高速總線設(shè)計(jì)
6.1 高速總線結(jié)構(gòu)概述
6.1.1 并行總線向串行總線的過渡
6.1.2 背板總線拓?fù)浣Y(jié)構(gòu)
6.1.3 SerDes
6.1.4 RapidIO
6.1.5 PCIExpress
6.2 菊花鏈拓?fù)湓O(shè)計(jì)
6.2.1 分支線的反射
6.2.2 菊花鏈布線的分析與仿真
6.2.3 中途容性負(fù)載的影響
6.3 蛇形布線
6.3.1 并行總線的時(shí)序
6.3.2 蛇形布線
6.4 1 10GHz高速串行鏈路分析與設(shè)計(jì)
6.4.1 高速串行鏈路的主要問題
6.4.2 過孔阻抗的匹配補(bǔ)償設(shè)計(jì)
6.4.3 高速連接器
6.4.4 差分對布線
6.4.5 寄生參數(shù)補(bǔ)償
6.4.6 鏈路高頻損耗評(píng)估
6.4.7 預(yù)加重/去加重與均衡
6.4.8 鏈路的系統(tǒng)級(jí)仿真
6.5 小結(jié)
參考文獻(xiàn)
第二部分 電源完整性
第7章 PDN分析與設(shè)計(jì)基礎(chǔ)
7.1 集成電路的功率傳輸
7.1.1 供電電壓制約電路性能
7.1.2 功率傳輸中的問題
7.2 PDN的組成
7.2.1 VRM
7.2.2 去耦電容器
7.2.3 PCB和封裝電源/地平面
7.2.4 芯片電源分配網(wǎng)絡(luò)
7.3 電源/地平面噪聲的產(chǎn)生與傳播
7.3.1 電源/地平面諧振模式
7.3.2 PCB過孔切換
7.3.3 IC電流吸取
7.4 基于目標(biāo)阻抗的PDN設(shè)計(jì)
7.5 平面PDN常用的建模技術(shù)
7.5.1 諧振腔法
7.5.2 分布式電路法
7.6 PDN集總分析技術(shù)
7.6.1 去耦電容器的頻率特性
7.6.2 PDN集總分析
7.7 PDN設(shè)計(jì)專題討論
7.7.1 PDN去耦設(shè)計(jì)的不同途徑
7.7.2 去耦電容器的位置設(shè)計(jì)
7.7.3 材料及厚度對性能的影響
7.8 PDN中的DC-DC穩(wěn)壓器
7.8.1 DC-DC穩(wěn)壓器指標(biāo)參數(shù)
7.8.2 線性穩(wěn)壓器
7.8.3 開關(guān)穩(wěn)壓器
7.8.4 DC-DC穩(wěn)壓器的選用
7.8.5 1.5 V設(shè)計(jì)示例:CycloneEPC12FPGA
7.8.6 電源/地平面版圖設(shè)計(jì)
參考文獻(xiàn)
第8章 高速PDN頻域分析與設(shè)計(jì)
8.1 引言
8.2 平面PDN的特性
8.2.1 PDN的疊加阻抗
8.2.2 PDN的全局和本地特性
8.3 多輸入疊加阻抗
8.3.1 多輸入疊加阻抗的定義
8.3.2 多輸入疊加阻抗的計(jì)算
8.3.3 示例分析
8.4 多輸入自阻抗
8.4.1 多輸入自阻抗的定義
8.4.2 多輸入自阻抗的計(jì)算
8.4.3 示例分析
8.4.4 去耦平面PDN的多輸入自阻抗
8.5 多輸入阻抗能準(zhǔn)確表征PDN
8.6 基于多輸入阻抗的PDN分析與設(shè)計(jì)
8.6.1 基于多輸入阻抗的分析方法
8.6.2 示例討論
8.7 時(shí)域仿真驗(yàn)證
8.7.1 SPICE和FDTD時(shí)域驗(yàn)證
8.7.2 實(shí)驗(yàn)測量驗(yàn)證
8.8 小結(jié)
參考文獻(xiàn)
第9章 高速PDN時(shí)域分析與設(shè)計(jì)
9.1 引言
9.2 去耦電容器網(wǎng)絡(luò)的時(shí)間有限響應(yīng)
9.2.1 去耦網(wǎng)絡(luò)的瞬態(tài)響應(yīng)
9.2.2 去耦網(wǎng)絡(luò)的目標(biāo)去耦時(shí)間
9.3 PDN串聯(lián)電感導(dǎo)致功率傳輸延遲
9.3.1 功率傳輸延遲的估算
9.3.2 功率傳輸延遲的驗(yàn)證
9.4 去耦電容器的時(shí)域表征及設(shè)計(jì)
9.4.1 ΔV時(shí)常數(shù)的定義
9.4.2 串聯(lián)電感/電阻、電容及噪聲容限對ΔV時(shí)常數(shù)的影響
9.4.3 去耦網(wǎng)絡(luò)設(shè)計(jì)原理
9.4.4 去耦電容器數(shù)目計(jì)算
9.5 基于功率傳輸?shù)母咚貾DN去耦網(wǎng)絡(luò)設(shè)計(jì)
9.5.1 去耦網(wǎng)絡(luò)集總假設(shè)成立
9.5.2 ΔV時(shí)常數(shù)的驗(yàn)證
9.5.3 復(fù)雜PDN的設(shè)計(jì)
9.5.4 最快去耦電容器的選擇
9.5.5 去耦電容器擺放位置的分析
9.6 與目標(biāo)阻抗法的比較
9.6.1 功率傳輸法所得的PDN輸入阻抗
9.6.2 目標(biāo)阻抗法、功率傳輸法與電源噪聲的關(guān)系
9.6.3 功率傳輸法的優(yōu)點(diǎn)
9.7 設(shè)計(jì)驗(yàn)證
9.7.1 FDTD全波驗(yàn)證
9.7.2 實(shí)驗(yàn)測量驗(yàn)證
9.8 小結(jié)
參考文獻(xiàn)
第10章 PDN噪聲耦合管理與抑制
10.1 PDN噪聲管理概述
10.2 器件與電源噪聲
10.2.1 器件的選擇
10.2.2 面向器件的PDN設(shè)計(jì)
10.3 為信號(hào)路徑設(shè)計(jì)低阻抗的緊鄰返回路徑
10.3.1 減少返回路徑不連續(xù)
10.3.2 避免返回路徑重疊
10.3.3 適當(dāng)分配信號(hào)引腳和地引腳
10.4 切斷電源噪聲的傳播路徑
10.4.1 源端抑制噪聲
10.4.2 在傳播途中抑制噪聲
10.4.3 在敏感區(qū)域抑制噪聲
10.5 電源/地平面噪聲管理
10.5.1 去耦電容器
10.5.2 短路孔
10.5.3 平面分割
10.5.4 網(wǎng)絡(luò)隔離
10.6 小結(jié)
參考文獻(xiàn)
第三部分 電磁完整性
第11章 電磁完整性設(shè)計(jì)基礎(chǔ)
11.1 EMC設(shè)計(jì)必不可少
11.2 數(shù)字電路設(shè)計(jì)中的EMC--電磁完整性
11.3 EMI與SI、PI的關(guān)系
11.4 電流回路的輻射
11.4.1 差分電流輻射
11.4.2 共模電流輻射
11.5 PCB中主導(dǎo)EMI的互連結(jié)構(gòu)
11.5.1 高速信號(hào)與互連
11.5.2 外層信號(hào)回路
11.5.3 互連阻抗不匹配
11.5.4 電源/地平面諧振腔
11.5.5 非理想電流回路
11.6 接"地"之"迷"
11.6.1 返回路徑不是簡單的"地"
11.6.2 不同"地"的含義
11.6.3 "地"并非電流槽
11.6.4 PCB參考的連接策略
11.7 EMI設(shè)計(jì)要點(diǎn)
11.8 小結(jié)
參考文獻(xiàn)
第12章 高速PCB的EMI設(shè)計(jì)
12.1 數(shù)字器件的選擇與電路設(shè)計(jì)
12.1.1 數(shù)字器件選擇要點(diǎn)
12.1.2 電路設(shè)計(jì)要點(diǎn)
12.2 電磁屏蔽與濾波設(shè)計(jì)
12.2.1 電磁屏蔽
12.2.2 濾波
12.3 參考平面的分析與設(shè)計(jì)
12.3.1 參考平面的作用
12.3.2 參考平面的設(shè)計(jì)
12.3.3 元器件的連接與安裝
12.3.4 參考平面的諧振
12.3.5 邊緣輻射
12.3.6 過孔設(shè)計(jì)
12.3.7 平面分割
12.4 PDN電源/地去耦設(shè)計(jì)
12.4.1 概述
12.4.2 分立去耦
12.4.3 平面對去耦
12.5 匹配傳輸線設(shè)計(jì)
12.5.1 傳輸線及匹配
12.5.2 傳輸線布線與連接器設(shè)計(jì)
12.5.3 差分對
12.6 PCB疊層設(shè)計(jì)
12.6.1 減小走線/元器件到平面的間距
12.6.2 銅平衡
12.6.3 單層PCB
12.6.4 兩層PCB
12.6.5 四層PCB
12.6.6 六層PCB
12.6.7 八層PCB
12.6.8 PCB層數(shù)設(shè)計(jì)
參考文獻(xiàn)
附錄A 高速信令簡介
附錄B 電源完整性分析典型示例
附錄C 技術(shù)要點(diǎn)匯總