門電路

CMOS門電路

由單極型MOS管構(gòu)成的門電路稱為Mos門電路。MOS電路具有制造工藝簡(jiǎn)單、功耗低、集成度高、電源電壓使用范圍寬、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，特別適用于大規(guī)模集成電路。MOS門電路按所用MOS管的不同可分為三種類型:第一種是由PMOS管構(gòu)成的PMOS門電路，其工作速度較低;第二種是由NMOS管構(gòu)成的NMOS門電路，工作速度比PMOS電路要高，但比不上TTL電路;第三種是由PMOS管和NMOS管兩種管子共同組成的互補(bǔ)型電路，稱為CMOS電路，CMOS電路的優(yōu)點(diǎn)突出，其靜態(tài)功耗極低，抗干擾能力強(qiáng)，工作穩(wěn)定可靠且開關(guān)速度也大大高于NMOS和PMOS電路，故得到了廣泛應(yīng)用。

MOS管主要參數(shù)

1、開啟電壓VT

·開啟電壓(又稱閾值電壓):使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓;

·標(biāo)準(zhǔn)的N溝道MOS管，VT約為3~6V;

·通過工藝上的改進(jìn)，可以使MOS管的VT值降到2~3V。

2、直流輸入電阻RGS

·即在柵源極之間加的電壓與柵極電流之比

·這一特性有時(shí)以流過柵極的柵流表示

·MOS管的RGS可以很容易地超過1010Ω。

3、漏源擊穿電壓BVDS

·在VGS=0(增強(qiáng)型)的條件下，在增加漏源電壓過程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS

·ID劇增的原因有下列兩個(gè)方面:(1)漏極附近耗盡層的雪崩擊穿，(2)漏源極間的穿通擊穿。

·有些MOS管中，其溝道長(zhǎng)度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID4、柵源擊穿電壓BVGS

·在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時(shí)的VGS，稱為柵源擊穿電壓BVGS。

5、低頻跨導(dǎo)gm

·在VDS為某一固定數(shù)值的條件下，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱為跨導(dǎo)

·gm反映了柵源電壓對(duì)漏極電流的控制能力

·是表征MOS管放大能力的一個(gè)重要參數(shù)

·一般在十分之幾至幾mA/V的范圍內(nèi)

6、導(dǎo)通電阻RON

·導(dǎo)通電阻RON說明了VDS對(duì)ID的影響，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)

·在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大，一般在幾十千歐到幾百千歐之間

·由于在數(shù)字電路中，MOS管導(dǎo)通時(shí)經(jīng)常工作在VDS=0的狀態(tài)下，所以這時(shí)的導(dǎo)通電阻RON可用原點(diǎn)的RON來近似

·對(duì)一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)

7、極間電容

·三個(gè)電極之間都存在著極間電容:柵源電容CGS、柵漏電容CGD和漏源電容CDS

·CGS和CGD約為1~3pF

·CDS約在0.1~1pF之間

8、低頻噪聲系數(shù)NF

·噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的

·由于它的存在，就使一個(gè)放大器即便在沒有信號(hào)輸人時(shí)，在輸出端也出現(xiàn)不規(guī)則的電壓或電流變化

·噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝(dB)

·這個(gè)數(shù)值越小，代表管子所產(chǎn)生的噪聲越小

·低頻噪聲系數(shù)是在低頻范圍內(nèi)測(cè)出的噪聲系數(shù)

·場(chǎng)效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝，它比雙極性三極管的要小

CMOS反相器

CMOS邏輯門電路是在TTL電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件，以及PLD器件都采用CMOS 藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門電路為4000系列，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強(qiáng)型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。CMOS反相器電路，由兩只增強(qiáng)型MOSFET組成，其中一個(gè)為N溝道結(jié)構(gòu)，另一個(gè)為P溝道結(jié)構(gòu)。為了電路能正常工作，要求電源電壓VDD大于兩個(gè)管子的開啟電壓的絕對(duì)值之和，即VDD>(VTN+|VTP|)。

CMOS門電路

1、與非門電路:包括兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。每個(gè)輸入端連到一個(gè)N溝道和一個(gè)P溝道MOS管的柵極。當(dāng)輸入端A、B中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平;僅當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯 功能，即n個(gè)輸入端的與非門必須有n個(gè)NMOS管串聯(lián)和n個(gè)PMOS管并聯(lián)。

2.或非門電路:包括兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平;僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為。顯然，n個(gè)輸入端的或非門必須有n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管并聯(lián)。比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯(lián)的，其輸出電壓隨管子個(gè)數(shù)的增加而增加;或非門則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。因而或非門用得較多。

3、異或門電路:它由一級(jí)或非門和一級(jí)與或非門組成?；蚍情T的輸出。而與或非門的輸出L即為輸入A、B的異或如在異或門的后面增加一級(jí)反相器就構(gòu)成異或非門，由于具有的功能，因而稱為同或門。

CMOS傳輸門

MOSFET的輸出特性在原點(diǎn)附近呈線性對(duì)稱關(guān)系，因而它們常用作模擬開關(guān)。模擬開關(guān)廣泛地用于取樣--保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。下面著重介紹CMOS傳輸門。所謂傳輸門(TG)就是一種傳輸模擬信號(hào)的模擬開關(guān)。CMOS傳輸門由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成，如上圖所示。TP和TN是結(jié)構(gòu)對(duì)稱的器件，它們的漏極和源極是可互換的。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號(hào)的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補(bǔ)的信號(hào)電壓(+5V和-5V)來控制，分別用C和表示。傳輸門的工作情況如下:當(dāng)C端接低電壓-5V時(shí)TN的柵壓即為-5V，vI取-5V到+5V范圍內(nèi)的任意值時(shí)，TN均不導(dǎo)通。同時(shí)、TP的柵壓為+5V，TP亦不導(dǎo)通?？梢姡?dāng)C端接低電壓時(shí)，開關(guān)是斷開的。為使開關(guān)接通，可將C端接高電壓+5V。此時(shí)TN的柵壓為+5V，vI在-5V到+3V的范圍內(nèi)，TN導(dǎo)通。同時(shí)TP的棚壓為-5V，vI在-3V到+5V的范圍內(nèi)TP將導(dǎo)通。由上分析可知，當(dāng)vI<-3V時(shí)，僅有TN導(dǎo)通，而當(dāng)vI>+3V時(shí)，僅有TP導(dǎo)通當(dāng)vI在-3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸門的優(yōu)點(diǎn)。在正常工作時(shí)，模擬開關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級(jí)的運(yùn)放串接時(shí)?？梢院雎圆挥?jì)。CMOS傳輸門除了作為傳輸模擬信號(hào)的開關(guān)之外，也可作為各種邏輯電路的基本單元電路。

簡(jiǎn)單的邏輯電路通常是由門電路構(gòu)成，也可以用三極管來制作，例如，一個(gè)NPN三極管的集電極和另一個(gè)NPN三極管的發(fā)射極連接，這就可以看作是一個(gè)簡(jiǎn)單的與門電路，即:當(dāng)兩個(gè)三極管的基極都接高電平的時(shí)候，電路導(dǎo)通，而只要有一個(gè)不接高電平，電路就不導(dǎo)通。

常見的門電路如下所示:

非門:利用內(nèi)部結(jié)構(gòu)，使輸入的電平變成相反的電平，高電平(1)變低電平(0)，低電平(0)變高電 平(1)。

與門:利用內(nèi)部結(jié)構(gòu)，使輸入兩個(gè)高電平(1)，輸出高電平(1)，不滿足有兩個(gè)高電平(1)則輸出低電平(0)。

或門:利用內(nèi)部結(jié)構(gòu)，使輸入至少一個(gè)輸入高電平(1)，輸出高電平(1)，不滿足有兩個(gè)低電(0)輸出高電平(1)

與非門:利用內(nèi)部結(jié)構(gòu)，使輸入至多一個(gè)輸入高電平(1)，輸出高電平(1)，不滿足有兩個(gè)高電平(1)輸出高電平(1)。

或非門:利用內(nèi)部結(jié)構(gòu)，使輸入兩個(gè)輸入低電平(0)，輸出高電平(1)，不滿足有至少一個(gè)高電平(1)輸出高電平(1)。

異或門:當(dāng)輸入端同時(shí)處于低電平(0)或高電平(1)時(shí)，輸出端輸出低電平(0)，當(dāng)輸入端一個(gè)為高電平(1)，另一個(gè)為低電平時(shí)(0)，輸出端輸出高電平(1)。

同或門:當(dāng)輸入端同時(shí)輸入低電平(0)或高電平(1)時(shí)，輸出端輸出高電平(1)，當(dāng)輸入端一個(gè)為高電平(1)，另一個(gè)為低電平時(shí)(0)，輸出端輸出低電平(0)。

常將二極管與門和或門與三極管非門組合起來組成與非門和或非門電路，以消除在串接時(shí)產(chǎn)生的電平偏離，并提高帶負(fù)載能力。

如下圖所示就是由三輸入端的二極管與門和三極管非門組合而成的與非門電路。

把一個(gè)電路中的所有元件，包括二極管、三極管、電阻及導(dǎo)線等都制作在一片半導(dǎo)體芯片上，封裝在一個(gè)管殼內(nèi)，就是集成電路。上圖就是早期的簡(jiǎn)單集成與非門電路，稱為二極管-三極管邏輯門電路，簡(jiǎn)稱DTL電路。