與非門電路邏輯符號

反相器TTL非門

典型TTL與非門電路電路組成：輸入級——晶體管T1和電阻Rb1構(gòu)成。中間級——晶體管T2和電阻Rc2、Re2構(gòu)成。輸出級——晶體管T3、T4、D和電阻Rc4構(gòu)成，推拉式結(jié)構(gòu)，在正常工作時，T4和T3總是一個截止，另一個飽和。當(dāng)輸入Vi=3.6V(高電平)Vb1=3.6 0.7=4.3V 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時導(dǎo)通, 一但導(dǎo)通Vb1=0.7 0.7 0.7=2.1V(固定值),此時V1發(fā)射結(jié)必截止(倒置放大狀態(tài))。Vc2=Vces Vbe2=0.2 0.7=0.9V 不足以T3和D同時導(dǎo)通,T4和D均截止。V0=0.2V (低電平)當(dāng)輸入Vi=0.2V(低電平)Vb1=0.2 0.7=0.9V不 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時導(dǎo)通,T2 T3均截止, 同時Vcc---Rc2----T4---D---負載形成通路,T4和D均導(dǎo)通。V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7 =3.6(高電平)結(jié)論:輸入高,輸出低;輸入低,輸出高(非邏輯)。TTL優(yōu)勢：工作速度快 、帶負載能力強 、傳輸特性好。TTL反相器的電壓傳輸特性：電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系。其曲線大致分為四段：AB段(截止區(qū))：當(dāng)UI≤0.6V時，T1工作在深飽和狀態(tài)，Uces1<0.1V，Vbe2<0.7V，故T2、 T3截止，D、T4均導(dǎo)通， 輸出高電平UOH=3.6V。TTL反相器的電壓傳輸特性 BC段(線性區(qū))：當(dāng)0.6V≤UI<1.3V時，0.7V≤Vb2<1.4V，T2開始導(dǎo)通，T3尚未導(dǎo)通。此時T2處于放大狀態(tài)，其集電極電壓Vc2隨著UI的增加而下降，使輸出電壓UO也下降 。CD段(轉(zhuǎn)折區(qū))：1.3V≤UI<1.4V，當(dāng)UI略大于1.3V時， T2 T3均導(dǎo)通， T3進入飽和狀態(tài)，輸出電壓UO迅速下降。DE段(飽和區(qū))：當(dāng)UI≥1.4V時，隨著UI增加 T1進入倒置工作狀態(tài)，D截止，T4截止，T2、T3飽和，因而輸出低電平UOL=0.3V。

反相器CMOS反相器

CMOS反相器電路由兩個增強型MOS場效應(yīng)管組成，其中V1為NMOS管，稱驅(qū)動管，V2為PMOS管，稱負載管。 NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓是負值，其數(shù)值范圍在2~5V之間。為了使電路能正常工作，要求電源電壓UDD>(UTN |UTP|)。UDD可在3~18V之間工作，其適用范圍較寬。工作原理：當(dāng)UI=UIL=0V時，UGS1=0，因此V1管截止，而此時|UGS2|>|UTP|，所以V2導(dǎo)通，且導(dǎo)通內(nèi)阻很低，所以UO=UOH≈UDD， 即輸出為高電平。當(dāng)UI=UIH=UDD時，UGS1=UDD>UTN，V1導(dǎo)通，而UGS2=0<|UTP|，因此V2截止。此時UO=UOL≈0，即輸出為低電平。 可見，CMOS反相器實現(xiàn)了邏輯非的功能。CMOS反相器的主要特性：在AB段由于V1截止，阻抗很高，所以流過V1和V2的漏電流幾乎為0。 在CD段V2截止，阻抗很高，所以流過V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導(dǎo)通時才有電流iD流過V1和V2，并且在UI=1/2UDD附近，iD最大。

反相器HPM 擾亂效應(yīng)

基于 CMOS 反相器仿真模型，研究了溫度變化對反相器 HPM 擾亂效應(yīng)的影響。研究表明，反相器所處環(huán)境溫度越高對 HPM 越敏感，這一結(jié)論得到了實驗數(shù)據(jù)的驗證，同時又擴充了實驗數(shù)據(jù)所適用的溫度范圍。研究認為，襯底電阻增大是環(huán)境溫度升高時反相器 HPM 擾亂效應(yīng)敏感性增加的主要原因。仿真得到了 HPM 引起的反相器門鎖延時特性，通過對溫度分布影響的分析，論文指出閂鎖延時特性與熱邊界條件密切相關(guān)，器件內(nèi)部平均溫度持續(xù)上升導(dǎo)致閂鎖效應(yīng)的大電流通路阻抗增大，從而使得閂鎖效應(yīng)難以繼續(xù)維持，這一結(jié)論為文獻中報道的閂鎖延時特性提供了微觀解釋CMOS 反相器的 HPM 擾亂效應(yīng)機理出發(fā)，建立了考慮 HPM 脈寬效應(yīng)和頻率影響的擾亂效應(yīng)閾值解析模型，并利用仿真結(jié)果和實驗數(shù)據(jù)對解析模型進行了驗證。研究認為，HPM 導(dǎo)致的過剩載流子注入主導(dǎo)晶體管的電流放大過程，對擾亂效應(yīng)至關(guān)重要。HPM 擾亂脈寬效應(yīng)可以用反相器寄生晶體管基區(qū)過剩載流子隨時間的累積效應(yīng)來解釋；而 HPM 頻率對擾亂效應(yīng)的影響則是由于 HPM 頻率較高時器件內(nèi)部交變電場變化太快以致于載流子無法響應(yīng)，從而影響了 p 型襯底中的注入電荷總量和過剩載流子濃度分布。利用解析模型研究了結(jié)構(gòu)參數(shù) LB對擾亂效應(yīng)的影響，結(jié)果表明 LB較小的 CMOS 反相器對 HPM 更敏感。

前言

緒論

第1章基本門電路及其應(yīng)用

1.1基本邏輯運算和基本門電路

1.1.1與邏輯運算和與門電路

1.1.2或邏輯運算與或門電路

1.1.3非邏輯運算和非門電路

技能訓(xùn)練1面包板的使用

技能訓(xùn)練2基本邏輯門電路的識別與功能測試

1.2復(fù)合運算與復(fù)合門電路

1.21與非運算和與非門電路

1.2.2或非運算和或非門電路

1.2.3與或非運算

1.2.4異或運算及同或運算

技能訓(xùn)練3復(fù)合門電路的識別與功能測試

1.3集成門電路

1.3.1TTL集成門電路

1.3.2CMOS邏輯門電路

技能訓(xùn)練4OC門與三態(tài)門功能測試

1.3.3集成門電路的使用

1.4基本門電路的應(yīng)用實例

1.4.1觸摸式延時開關(guān)的制作

1.4.2邏輯狀態(tài)測試筆的制作

練習(xí)與提高

第2章組合邏輯電路的分析與設(shè)計

2.1邏輯代數(shù)

2.1.1基本邏輯運算

2.1.2公式法化簡邏輯函數(shù)

2.1.3卡諾圖法化簡邏輯函數(shù)

2.2組合邏輯電路

2.2.1組合邏輯電路的基本概念

2.2.2組合邏輯電路的分析

2.2.3組合邏輯電路的設(shè)計

2.2.4組合邏輯電路中的競爭冒險

技能訓(xùn)練組合邏輯電路的功能測試

2.3組合邏輯電路的應(yīng)用實例

2.3.13人表決器的設(shè)計與制作

2.3.2產(chǎn)品質(zhì)量顯示儀的設(shè)計與制作

練習(xí)與提高

第3章編碼器、譯碼器、數(shù)據(jù)選擇器及其應(yīng)用

3.1編碼器

3.1.1普通編碼器

3.1.2優(yōu)先編碼器

技能訓(xùn)練1編碼器邏輯功能測試

3.2譯碼器

3.2.1二進制譯碼器

3.2.2二一十進制譯碼器

3.2.3數(shù)字顯示譯碼器

3.2.4譯碼器的應(yīng)用

技能訓(xùn)練2譯碼器和數(shù)碼顯示器邏輯功能測試

3.3數(shù)據(jù)選擇器

3.3.14選1數(shù)據(jù)選擇器

3.3.28選1數(shù)據(jù)選擇器

3.3.3數(shù)據(jù)選擇器的應(yīng)用

3.4編碼器、譯碼器的應(yīng)用實例

3.41數(shù)碼顯示器的制作

3.4.2旋轉(zhuǎn)彩燈的制作

練習(xí)與提高

第4章加法器、數(shù)值比較器及其應(yīng)用

4.1數(shù)制與碼制

4.1.1數(shù)制

4.12不同數(shù)制間的轉(zhuǎn)換

4.1.3碼制

4.2加法器

4.2.1半加器

4.2.2全加器

4.2.3多位加法器

4.2.4集成加法器的應(yīng)用

技能訓(xùn)練1全加器邏輯功能驗證

4.3數(shù)值比較器

4.3.1一位數(shù)值比較器

4.32多位數(shù)值比較器

4.3.3數(shù)值比較器的應(yīng)用

技能訓(xùn)練2數(shù)值比較器邏輯功能驗證

4.44位二進制數(shù)加法數(shù)碼顯示電路的制作應(yīng)用實例

練習(xí)與提高

第5章觸發(fā)器及其應(yīng)用

5.1觸發(fā)器概述

5.2RS觸發(fā)器

5.2.1基本RS觸發(fā)器

5.2.2同步RS觸發(fā)器

基本RS觸發(fā)器功能測試

5.3JK觸發(fā)器

5.3.1同步JK觸發(fā)器

5.3.2邊沿JK觸發(fā)器

5.3.3集成JK觸發(fā)器

技能訓(xùn)練2JK觸發(fā)器功能測試

5.4D觸發(fā)器

5.4.1同步D觸發(fā)器

5.4.2邊沿D觸發(fā)器

5.4.3集成D觸發(fā)器

技能訓(xùn)練3D觸發(fā)器的功能測試

5.5T觸發(fā)器和T'觸發(fā)器

5.5.1由JK觸發(fā)器構(gòu)成T觸發(fā)器和T'觸發(fā)器

5.5.2由D觸發(fā)器構(gòu)成T觸發(fā)器和T'觸發(fā)器

技能訓(xùn)練4T觸發(fā)器和T'觸發(fā)器的功能測試

5.6觸發(fā)器的應(yīng)用實例

5.6.14路搶答器的設(shè)計與制作

5.6.28路搶答器的設(shè)計與制作

練習(xí)與提高

第6章計數(shù)器、寄存器及應(yīng)用

6.1計數(shù)器

6.1.1二進制計數(shù)器

6.1.2十進制計數(shù)器

6.1.3集成計數(shù)器

6.1.4N進制計數(shù)器

技能訓(xùn)練1集成計數(shù)器功能及應(yīng)用測試

6.2寄存器

6.2.1數(shù)碼寄存器

6.2.2移位寄存器

技能訓(xùn)練2寄存器功能測試

6.3數(shù)字電子鐘的制作應(yīng)用實例

練習(xí)與提高

7章555定時器及其應(yīng)用

7.1555定時器

7.2555定時器的應(yīng)用

7.2.1用555定時器構(gòu)成的多諧振蕩器

7.2.2用555定時器構(gòu)成的單穩(wěn)態(tài)電路

7.2.3用555定時器構(gòu)成的施密特觸發(fā)器電路

技能訓(xùn)練555定時器的功能及應(yīng)用

7.3555定時器的應(yīng)用實例

7.3.1觸摸式防盜報警器的制作

7.3.2聲控自動延時燈的制作

練習(xí)與提高

第8章D/A、A/D轉(zhuǎn)換器及其應(yīng)用

8.1D/A轉(zhuǎn)換器

8.1.1R—2R倒T型網(wǎng)絡(luò)D/A轉(zhuǎn)換器

8.1.2集成D/A轉(zhuǎn)換器簡介

技能訓(xùn)練D/A轉(zhuǎn)換器的功能測試

8.2A/D轉(zhuǎn)換器

8.2.1A/D轉(zhuǎn)換的一般過程

8.2.2A/D轉(zhuǎn)換器的類型

8.2.3A/D轉(zhuǎn)換器的主要參數(shù)

8.2.4集成A/D轉(zhuǎn)換器簡介

8.3D/A、A/D轉(zhuǎn)換器的應(yīng)用實例

8.3.1鋸齒波發(fā)生器的制作

8.3.2數(shù)字電壓表的制作

練習(xí)與提高

參考文獻

本書根據(jù)集成電路設(shè)計的特點，結(jié)合集成電路制造和封裝測試的有關(guān)知識和技術(shù)，系統(tǒng)介紹了MOS管集成電路設(shè)計的有關(guān)基礎(chǔ)理論知識、半導(dǎo)體集成電路基本加工工藝和設(shè)計規(guī)則，分析了典型數(shù)字集成電路的設(shè)汁方法及實現(xiàn)過程，引入了一些常見的數(shù)字集成電路設(shè)計實例。 本書設(shè)置了6個項目，主要包括反相器電路圖設(shè)計，PMOS、NMOS版圖設(shè)計，反相器版圖設(shè)計，反相器版圖與電路圖一致性檢查，與非門電路圖與版圖設(shè)計，異或門電路圖與版圖設(shè)計。內(nèi)容淺顯易懂，層層深入，編寫新穎，實用性、創(chuàng)新性強。本書可作為高職高專院校機電類、電子類相關(guān)專業(yè)的教材，也可供電子、電氣行業(yè)的技術(shù)人員參考。