納米級超低功耗CMOS集成電路與SoC技術(shù)研究

隨著工藝尺度的持續(xù)演進(jìn)和健康監(jiān)護(hù)、物聯(lián)網(wǎng)等各類新型應(yīng)用場景的不斷涌現(xiàn)，發(fā)展超低功耗集成電路和SoC技術(shù)稱為學(xué)術(shù)界和工業(yè)界的廣泛共識。本項目圍繞納米工藝條件下微瓦級片上系統(tǒng)的若干技術(shù)瓶頸問題展開研究，提出了系統(tǒng)解決途徑，形成了一套完整的微瓦級SoC設(shè)計方法。在低功耗、低電壓的模擬、射頻、數(shù)字電路，自供能技術(shù)，μW-SoC體系結(jié)構(gòu)和芯片實(shí)現(xiàn)技術(shù)等方面取得了豐碩成果。提出了超低功耗SAR ADC的一系列電路技術(shù)，實(shí)現(xiàn)了一種參數(shù)可配置、功耗可變（6-10位0.5V-0.9V）的SAR ADC，為生物醫(yī)電芯片的高效設(shè)計提供重要支撐。設(shè)計了雙環(huán)反饋C類CMOS壓控振蕩器，實(shí)現(xiàn)了4.55 GHz到5.16 GHz的頻率調(diào)諧范圍，2.78mW的功耗和-192.8dB 的FOM值，解決了前端集成WBAN低功耗載波的科學(xué)問題。設(shè)計了三值絕熱JKL觸發(fā)器、三值低功耗多米諾JKL觸發(fā)器、三值絕熱多米諾T運(yùn)算電路、三值絕熱多米諾可逆計數(shù)器和三值絕熱乘法器等新型絕熱電路，為超低功耗邏輯電路的設(shè)計探索了新途徑。提出了超低電壓SRAM存儲器的新電路、新結(jié)構(gòu)，實(shí)現(xiàn)了0.39V供電電壓下的穩(wěn)定工作。提出了多種超低功耗的生物信號處理與壓縮算法，通過降采樣小波濾波和基于NLSPIHT（無鏈表多級樹集合分裂）的1.5維數(shù)據(jù)壓縮，大幅度提升信號處理與傳輸過程的能量效率。最后，基于高能效的體系結(jié)構(gòu)實(shí)現(xiàn)了各項關(guān)鍵技術(shù)的系統(tǒng)集成，面向心電、腦電健康監(jiān)護(hù)完成了μW-SoC芯片的流片測試。本項目執(zhí)行了預(yù)期的各項研究計劃，產(chǎn)出了大量高水平的學(xué)術(shù)論文和發(fā)明專利，所突破的各項關(guān)鍵技術(shù)對超低功耗集成電路與SoC芯片發(fā)展將發(fā)揮重要的推動作用。 2100433B

本課題主要針對未來納米工藝條件下微瓦級片上系統(tǒng)芯片的若干關(guān)鍵技術(shù)瓶頸問題開展研究，致力于提出一套完整的微瓦級SoC設(shè)計方法學(xué)及其關(guān)鍵技術(shù)的系統(tǒng)解決途徑。課題研究的關(guān)鍵技術(shù)包括微瓦級SoC體系結(jié)構(gòu)、系統(tǒng)功耗優(yōu)化方法，超低電壓射頻與模擬電路，超低功耗異步與絕熱邏輯數(shù)字電路。最終課題將納米級工藝節(jié)點(diǎn)上設(shè)計實(shí)現(xiàn)一款面向人體局域網(wǎng)應(yīng)用的SoC芯片，對上述關(guān)鍵技術(shù)進(jìn)行全面的測試驗證。

雙極-CMOS集成電路(BiCMOS)雙極-CMOS集成電路(BiCMOS)由雙極型門電路和互補(bǔ)金屬-氧化物——半導(dǎo)體（CMOS）門電路構(gòu)成的集成電路。特點(diǎn)是將雙極（Bipolar）工藝和CMOS工藝兼容，在同一芯片上以一定的電路形式將雙極型電路和CMOS電路集成在一起，兼有高密度 、低功耗和高速大驅(qū)動能力等特點(diǎn)。

高性能BiCMOS電路于20世紀(jì)80年代初提出并實(shí)現(xiàn)，主要應(yīng)用在高速靜態(tài)存儲器、高速門陣列以及其他高速數(shù)字電路中，還可以制造出性能優(yōu)良的模/數(shù)混合電路，用于系統(tǒng)集成。有人預(yù)言，BiCMOS集成電路是繼CMOS集成電路形式之后最現(xiàn)實(shí)的下一代高速集成電路形式。

CMOS集成電路的工藝；CMOS模擬集成電路的基本組成單元MCOS器件；CMOS模擬集成電路中的各種電路模塊：基本放大器、恒流源電路、差分放大器；集成電路的應(yīng)用：包括運(yùn)算放大器、開關(guān)電流技術(shù)、集成電壓比較器、數(shù)/模轉(zhuǎn)換與模/數(shù)轉(zhuǎn)換電路以及相乘器等；最后介紹CMOS數(shù)字集成電路的相關(guān)知識。書中配備了大量的PSpice仿真分析。

第1章 CMOS集成電路工藝流程

1.1 前言

1.2 MOS集成電路的基本制造工藝過程

1.2.1 晶圓

1.2.2 氧化

1.2.3 擴(kuò)散與離子注入

1.2.4 淀積

1.2.5 光刻與刻蝕

1.2.6 隔離技術(shù)

1.2.7 連接接觸

1.3 N阱CMOS制造過程

1.3.1 3種主要的CMOS設(shè)計結(jié)構(gòu)

1.3.2 N阱CMOS制作流程

1.4 BiCMOS制作工藝

思考題與習(xí)題

第2章 基本MOS器件

2.1 MOS晶體管器件

2.1.1 MOS晶體管結(jié)構(gòu)與幾何參數(shù)

2.1.2 MOS管的閾值電壓VGS（th）

2.1.3 MOS晶體管的工作原理

2.1.4 二階效應(yīng)

2.2 MOS器件模型

2.2.1 MOS晶體管的小信號模型（Spice Level 1）

2.2.2 MOS晶體管的大信號模型（Spice Level 2）

2.2.3 MOS晶體管的（Spice Level 3）模型

2.2.4 MOS場效應(yīng)管Pspice模型參數(shù)

2.3 電阻與電容

2.3.1 電阻

2.3.2 電容

2.4 短溝道效應(yīng)

2.4.1 等比例縮小理論

2.4.2 短溝道效應(yīng)

2.5 閂鎖效應(yīng)

思考題與習(xí)題

第3章 MOS集成電路

3.1 MOS單級放大電路

3.1.1 共源極放大器

3.1.2 共漏極放大器

3.1.3 共柵極放大器

3.2 MOS差分放大電路

3.2.1 MOS差分對管的直流轉(zhuǎn)換特性

3.2.2 MOS差分對管的跨導(dǎo)

3.2.3 MOS差分對管的失調(diào)特性

3.3 CMOS單級放大電路

3.3.1 輸入一輸出電壓傳輸特性

3.3.2 交流小信號電壓增益

3.4 CMOS差分放大電路

3.4.1 電路類型

3.4.2 CMOS差分放大器的主要性能

3.5 CMOS互補(bǔ)輸出電路

3.6 電流源電路

3.6.1 基本鏡像電流源

3.6.2 比例電流源電路

3.7 CMOS模擬集成電路

3.7.1 概述

3.7.2 CMOS運(yùn)放基本電路

3.7.3 CMOS模擬集成電路的PSpice宏模型

3.8 BiCMOS電路

3.8.1 BiCMOS基本放大電路

3.8.2 BiCMOS差分放大電路

3.8.3 BiCMOS集成運(yùn)算放大器

3.9 頻率特性

3.9.1 基本概念

3.9.2 基本分析方法——復(fù)頻域分析法

3.9.3 用開路、短路法確定轉(zhuǎn)折頻率

3.9.4 反饋放大器的頻率響應(yīng)與穩(wěn)定性

思考題與習(xí)題

第4章 CMOS集成電路應(yīng)用

4.1 CMOS集成運(yùn)算放大器

4.1.1 CMOS集成運(yùn)算放大器

4.1.2 CMOS集成運(yùn)算放大器應(yīng)用電路舉例

4.2 CMOS集成電壓比較器

4.2.1 CMOS自穩(wěn)零電壓比較器工作原理

4.2.2 5G14574四電壓比較器

4.3 CMOS集成乘法器

4.3.1 模擬乘法器的基本概念及其主要特性

4.3.2 MOS模擬集成乘法器的工作原理

4.4 D/A與A/D轉(zhuǎn)換電路的基本原理及其特性

4.4.1 D/A轉(zhuǎn)換電路

4.4.2 A/D轉(zhuǎn)換電路

思考題與習(xí)題

第5章 開關(guān)電流電路

5.1 模擬開關(guān)電路

5.1.1 概述

5.1.2 NMOS開關(guān)電路

5.1.3 CMOS開關(guān)電路

5.2 開關(guān)電容電路的工作原理

5.2.1 并聯(lián)開關(guān)電容模擬電阻

5.2.2 串聯(lián)開關(guān)電容模擬電阻

5.3 開關(guān)電容電路的基本模塊

5.3.1 開關(guān)電容分壓器

5.3.2 開關(guān)電容濾波器

5.3.3 開關(guān)電容積分器

5.3.4 開關(guān)電容放大器

5.4 開關(guān)電流技術(shù)

5.4.1 電流存儲與延遲

5.4.2 開關(guān)電流積分器

5.4.3 開關(guān)電流微分器

5.4.4 開關(guān)電流濾波器

思考題與習(xí)題一

第6章 CMOS數(shù)字集成電路

6.1 概述

6.2 CMOS集成門電路

6.2.1 CM0S門電路

6.2.2 CMOS門電路的特性

6.2.3 高速和超高速CMOS電路

6.2.4 使用CMOS門電路應(yīng)注意的問題

6.2.5 PSpice軟件在CMOS門電路仿真中的應(yīng)用

6.3 BiCMOS邏輯電路

6.3.1 BiCMOS門電路

6.3.2 BiCMOS門電路的外部特性

6.3.3 BiCMOS門電路的PSpice仿真

6.4 數(shù)字CMOS組合邏輯電路

6.4.1 編碼器

6.4.2 譯碼器

6.4.3 數(shù)據(jù)選擇器

6.4.4 運(yùn)算器

6.4.5 數(shù)字組合邏輯電路的PSpice仿真

6.5 CMOS集成觸發(fā)器和集成時序邏輯電路

6.5.1 集成觸發(fā)器

6.5.2 集成電路計數(shù)器

6.5.3 寄存器和移位寄存器

思考題與習(xí)題

附錄 PSpice簡明手冊

附錄1 概述

附錄2 電路輸入文件中的語句

參考文獻(xiàn)